目录1、前言工程概述免责声明2、相关方案推荐我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目我已有的FPGA图像视频编解码方案3、工程详细设计方案工程设计原理框图PC端上位机串口指令帧解析串口数据转AXI4-StreamPNG图片解码模块图像缓存架构HDMI视频输出架构工程仿真工程源码架构4、工程代码1详解专用仿真工程5、工程代码2详解Artix7--35T 版本6、工程代码3详解Artix7--100T 版本7、工程代码4详解Kintex7–325T 版本8、工程代码5详解Virtex7–690T 版本9、工程代码6详解Zynq7020 版本10、工程代码7详解Zynq7100 版本11、工程代码8详解KU060 版本12、工程代码9详解KU5P 版本13、工程代码10详解ZU19EG 版本14、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项15、上板调试验证并演示准备工作FPGA实现PNG图片解码输出演示16、福利工程源码获取FPGA纯verilog实现PNG图片解码提供10套工程源码和技术支持FPGA实现PNG图片解码1、前言常见的图片压缩格式在日常使用中最常见的图片压缩格式有JPEG和PNG两种分别如下JPEG有损压缩每次保存都会丢失细节色彩、边缘反复另存会持续劣化图片世代损耗适用于相机照片、人像风景允许轻微损失画质换取更小文件。PNG无损压缩保存多少次原始像素完全不变且支持支持透明通道Alpha 通道适合需要反复编辑导出的图适用于图标、Logo、截图、UI 界面、需要透明、反复编辑的图。选择JPEG和PNG没有优劣之分只看具体的应用领域。本博客使用verilog实现PNG图片解码。工程概述本设计使用Xilinx 系列FPGA为平台使用verilog实现PNG图片解码首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可针对市场主流需求本博客设计并提供10套工程源码具体如下现对上述10套工程源码做如下解释方便读者理解工程源码1开发板FPGA型号为Xilinx-Kintex7–325T–xc7k325tffg676-2但这是仿真工程FPGA型号无所谓本博主提供了一套专用于仿真验证的仿真工程在仿真工程的如下文件夹中已存放一张名为img01.png用于输入测试的PNG图片如下XX\P01_PNG_decoder_sim\project_2019_1\project_2019_1.sim\sim_1\behav\xsim\test_image然后在vivado里启动仿真结束后会在如下文件夹中生成一个名为out01.txt的输出文件如下XX\P01_PNG_decoder_sim\project_2019_1\project_2019_1.sim\sim_1\behav\xsim然后打开本博主提供的上位机加载out01.txt文件即可看到PNG解码后的图像本套工程适用于仿真验证并不能上板调试验证如果需要上板调试验证请你自行解决当然不懂的可以问我工程源码2开发板FPGA型号为Xilinx–Artix7-35T–xc7a35tfgg484-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码3开发板FPGA型号为Xilinx–Artix7-100T–xc7a100tfgg484-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码4开发板FPGA型号为Xilinx-Kintex7–325T–xc7k325tffg676-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码5开发板FPGA型号为Xilinx-Virtex7–690T–xc7vx690tffg1761-3首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码6开发板FPGA型号为Xilinx–Zynq7020–xc7z020clg400-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码7开发板FPGA型号为Xilinx-Zynq7100–xc7z100ffg900-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码8开发板FPGA型号为Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码9开发板FPGA型号为Xilinx–Kintex UltraScale xcku5p-ffvb676-1-i首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码10开发板FPGA型号为Xilinx–Zynq UltraScale–xczu19eg-ffvc1760-2-i首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地本博客详细描述了FPGA纯verilog实现PNG图片解码的设计方案工程代码可综合编译上板调试可直接项目移植适用于在校学生、研究生项目开发也适用于在职工程师做学习提升可应用于医疗、军工等行业的高速接口或图像处理领域提供完整的、跑通的工程源码和技术支持工程源码和技术支持的获取方式放在了文章末尾请耐心看到最后免责声明本工程及其源码即有自己写的一部分也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)若大佬们觉得有所冒犯请私信批评教育基于此本工程及其源码仅限于读者或粉丝个人学习和研究禁止用于商业用途若由于读者或粉丝自身原因用于商业用途所导致的法律问题与本博客及博主无关请谨慎使用。。。2、相关方案推荐我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目其实一直有朋友反馈说我的博客文章太多了乱花渐欲迷人自己看得一头雾水不方便快速定位找到自己想要的项目所以本博文置顶列出我目前已有的所有项目并给出总目录每个项目的文章链接当然本博文实时更新。。。以下是博客地址点击直接前往我已有的FPGA图像视频编解码方案我的FPGA图像视频编解码专栏有很多FPGA的图像视频编解码方案比如图片的JPEG编解码、JPEG-LS编解码、PNG编解码等视频的H264编解码、H265编解码、MPEG2编解码等专栏链接如下欢迎前往查看点击直接前往3、工程详细设计方案工程设计原理框图工程设计原理框图如下PC端上位机PC端上位机由Python代码实现功能如下1配置本地串口与FPGA开发板的串口连接通信波特率规定为2560002加载本地图片你可在电脑本地下载一张任意分辨率的PNG格式图片并把它作为测试用的PNG输入图片上位机可选择你要的图片3PNG图片信息读取和串口组帧发送上位机提取加载的PNG图片的数据信息并以4个字节为一组打包加上特定的帧头、帧尾和校验和然后通过串口发送给对端的FPGA开发板4本地PNG图片预览上位机显示你加载的PNG图片信息比如颜色格式、图片宽度、图片高度等目的是与对端FPGA解码后的图像做直观对比本博主已将上位机编译为EXE可执行文件在win系统中可直接双击运行将上位机运行效果如下串口指令帧解析串口指令帧解析模块接收PC端上位机下发的串口指令帧然后解析串口指令帧提取有效信息再根据有效信息中的控制信息提取PNG图像数据串口指令帧解析模块的串口协议帧格式如下串口指令帧解析模块代码架构如下串口数据转AXI4-Stream由于PNG图片解码模块输入接口为AXI4-Stream流接口所以需要做并口转AXI4-Stream操作模块顶层接口如下PNG图片解码模块PNG图片解码模块性能如下1纯verilog代码实现可以在任意平台FPGA自由移植部署2支持图像宽度4000高度不限前提是你的FPGA资源足够用3支持所有颜色类型灰度、灰度A、RGB、索引RGB、RGBA等4输入为8位的AXI4-Stream流接口5输出为并口数据同时输出RGBA四路分量6资源消耗少以在Xilinx–Artix7-35T–xc7a35tfgg484-2上部署为例资源消耗如下7解码延时低以在Xilinx–Artix7-35T–xc7a35tfgg484-2上部署为例时钟频率 50MHz 正好时序收敛。根据仿真时每个图像消耗的时钟周期数可以算出压缩图像时的性能举例如下更多延时性能测试可在本博主提供的仿真工程中详细测试PNG图片解码模块设计架构如下PNG图片解码模块顶层接口如下PNG图片解码模块输入接口PNG图片解码模块输入为AXI4-Stream流接口但请注意s_axis_tuser需要单独拉高且不需要和s_axis_tvalid与s_axis_tready对齐PNG图片解码模块输出接口PNG图片解码模块输出为标准的并口Native时序也可以叫VGA时序PNG图片解码模块代码架构如下图像缓存架构图像缓存方案采用纯verilog实现缓存介质为DDR3/4图像缓存架构实现的功能是将PNG解码后的图像缓存到板载DDR中再读出送后续模块目的是实现视频同步输出实现输入视频到输出视频的跨时钟域问题更好的呈现显示效果由于调用了Xilinx官方的MIG作为DDR控制器所以FDMA图像缓存架构就是实现用户数据到MIG的桥接作用架构如下图像缓存架构代码如下图像缓存架构由FDMA控制器FDMA组成FDMA实际上就是一个AXI4-FULL总线主设备与MIG对接MIG配置为AXI4-FULL接口FDMA控制器实际上就是一个视频读写逻辑以写视频为例假设一帧图像的大小为M×N其中M代表图像宽度N代表图像高度FDMA控制器每次写入一行视频数据即每次向DDR中写入M个像素写N次即可完成1帧图像的缓存读视频与之一样同时调用两个FIFO实现输入输出视频的跨时钟域处理使得用户可以AXI4内部代码以简单地像使用FIFO那样操作AXI总线从而达到读写DDR的目的进而实现视频缓存本设计图像缓存方式为3帧缓存图像缓存使用Xilinx vivado的Block Design设计如下图关于FDMA更详细的介绍请参考我之前的博客博文链接如下点击直接前往HDMI视频输出架构缓存图像从DDR3读出后经过Native时序生成模块输出标准的VGA时序视频然后经过纯verilog显示的RGB转HDMI模块输出HDMI差分视频最后送显示器显示即可代码例化如下工程仿真本博主提供单独的仿真工程方便测试者理解代码功能和测试代码性能仿真步骤如下步骤1本博主已在仿真工程文件夹里存放了1张测试用PNG图片目录如下XX\P01_PNG_decoder_sim\project_2019_1\project_2019_1.sim\sim_1\behav\xsim\test_image启动vivado仿真等待仿真完成步骤2仿真完成后打开本博主提供的上位机加载仿真输出的txt文件就可以看到PNG解码后的图像了仿真输出的txt文件目录如下XX\P01_PNG_decoder_sim\project_2019_1\project_2019_1.sim\sim_1\behav\xsim仿真波形截图如下仿真后上位机显示PNG解码后的图像如下工程源码架构提供10套工程源码以工程源码2为例工程Block Design设计如下提供10套工程源码以工程源码2为例综合后的工程源码架构如下4、工程代码1详解专用仿真工程此工程为单独的仿真工程方便测试者理解代码功能和测试代码性能5、工程代码2详解Artix7–35T 版本开发板FPGA型号Xilinx–Artix7–35T–xc7a35tfgg484-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下6、工程代码3详解Artix7–100T 版本开发板FPGA型号Xilinx–Artix7–100T–xc7a100tfgg484-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下7、工程代码4详解Kintex7–325T 版本开发板FPGA型号Xilinx-Kintex7–325T–xc7k325tffg676-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下8、工程代码5详解Virtex7–690T 版本开发板FPGA型号Xilinx-Virtex7–690T–xc7vx690tffg1761-3开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下9、工程代码6详解Zynq7020 版本开发板FPGA型号Xilinx–Zynq7020–xc7z020clg400-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下10、工程代码7详解Zynq7100 版本开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下11、工程代码8详解KU060 版本开发板FPGA型号Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR4颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下12、工程代码9详解KU5P 版本开发板FPGA型号Xilinx–Kintex UltraScale xcku5p-ffvb676-1-i开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR4颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下13、工程代码10详解ZU19EG 版本开发板FPGA型号Xilinx–Zynq UltraScale–xczu19eg-ffvc1760-2-i开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR4颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下14、工程移植说明vivado版本不一致处理1如果你的vivado版本与本工程vivado版本一致则直接打开工程2如果你的vivado版本低于本工程vivado版本则需要打开工程后点击文件–另存为但此方法并不保险最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本3如果你的vivado版本高于本工程vivado版本解决如下打开工程后会发现IP都被锁住了如下此时需要升级IP操作如下FPGA型号不一致处理如果你的FPGA型号与我的不一致则需要更改FPGA型号操作如下更改FPGA型号后还需要升级IP升级IP的方法前面已经讲述了其他注意事项1由于每个板子的DDR不一定完全一样所以MIG IP需要根据你自己的原理图进行配置甚至可以直接删掉我这里原工程的MIG并重新添加IP重新配置2根据你自己的原理图修改引脚约束在xdc文件中修改即可3纯FPGA移植到Zynq需要在工程中添加zynq软核15、上板调试验证并演示准备工作需要如下器材设备1测试用电脑、USB转串口模块TTL电平串口线1、FPGA开发板2、HDMI连接线和显示器FPGA实现PNG图片解码输出演示FPGA实现PNG图片解码输出演示如下FPGA实现PNG图片解码16、福利工程源码获取福利工程代码的获取代码太大无法邮箱发送以某度网盘链接方式发送资料获取方式私或者文章末尾的V名片。网盘资料如下此外有很多朋友给本博主提了很多意见和建议希望能丰富服务内容和选项因为不同朋友的需求不一样所以本博主还提供以下服务 FPGA纯verilog实现PNG图片解码，提供10套工程源码和技术支持
目录1、前言工程概述免责声明2、相关方案推荐我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目我已有的FPGA图像视频编解码方案3、工程详细设计方案工程设计原理框图PC端上位机串口指令帧解析串口数据转AXI4-StreamPNG图片解码模块图像缓存架构HDMI视频输出架构工程仿真工程源码架构4、工程代码1详解专用仿真工程5、工程代码2详解Artix7--35T 版本6、工程代码3详解Artix7--100T 版本7、工程代码4详解Kintex7–325T 版本8、工程代码5详解Virtex7–690T 版本9、工程代码6详解Zynq7020 版本10、工程代码7详解Zynq7100 版本11、工程代码8详解KU060 版本12、工程代码9详解KU5P 版本13、工程代码10详解ZU19EG 版本14、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项15、上板调试验证并演示准备工作FPGA实现PNG图片解码输出演示16、福利工程源码获取FPGA纯verilog实现PNG图片解码提供10套工程源码和技术支持FPGA实现PNG图片解码1、前言常见的图片压缩格式在日常使用中最常见的图片压缩格式有JPEG和PNG两种分别如下JPEG有损压缩每次保存都会丢失细节色彩、边缘反复另存会持续劣化图片世代损耗适用于相机照片、人像风景允许轻微损失画质换取更小文件。PNG无损压缩保存多少次原始像素完全不变且支持支持透明通道Alpha 通道适合需要反复编辑导出的图适用于图标、Logo、截图、UI 界面、需要透明、反复编辑的图。选择JPEG和PNG没有优劣之分只看具体的应用领域。本博客使用verilog实现PNG图片解码。工程概述本设计使用Xilinx 系列FPGA为平台使用verilog实现PNG图片解码首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可针对市场主流需求本博客设计并提供10套工程源码具体如下现对上述10套工程源码做如下解释方便读者理解工程源码1开发板FPGA型号为Xilinx-Kintex7–325T–xc7k325tffg676-2但这是仿真工程FPGA型号无所谓本博主提供了一套专用于仿真验证的仿真工程在仿真工程的如下文件夹中已存放一张名为img01.png用于输入测试的PNG图片如下XX\P01_PNG_decoder_sim\project_2019_1\project_2019_1.sim\sim_1\behav\xsim\test_image然后在vivado里启动仿真结束后会在如下文件夹中生成一个名为out01.txt的输出文件如下XX\P01_PNG_decoder_sim\project_2019_1\project_2019_1.sim\sim_1\behav\xsim然后打开本博主提供的上位机加载out01.txt文件即可看到PNG解码后的图像本套工程适用于仿真验证并不能上板调试验证如果需要上板调试验证请你自行解决当然不懂的可以问我工程源码2开发板FPGA型号为Xilinx–Artix7-35T–xc7a35tfgg484-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码3开发板FPGA型号为Xilinx–Artix7-100T–xc7a100tfgg484-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码4开发板FPGA型号为Xilinx-Kintex7–325T–xc7k325tffg676-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码5开发板FPGA型号为Xilinx-Virtex7–690T–xc7vx690tffg1761-3首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码6开发板FPGA型号为Xilinx–Zynq7020–xc7z020clg400-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码7开发板FPGA型号为Xilinx-Zynq7100–xc7z100ffg900-2首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码8开发板FPGA型号为Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码9开发板FPGA型号为Xilinx–Kintex UltraScale xcku5p-ffvb676-1-i首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地工程源码10开发板FPGA型号为Xilinx–Zynq UltraScale–xczu19eg-ffvc1760-2-i首先在本地电脑提前下载好需要测试的PNG格式的图片然后使用本博主提供的上位机加载PNG图片并通过串口将PNG图片发送至FPGA开发板FPGA开发板接收串口指令帧并解析提取有效的PNG图片数据并作接口转换转换为AXI4-Stream数据流给到纯verilog实现的PNG图片解码模块做解码处理PNG图片解码模块解码后输出RGBA并行图像数据再将RGBA并行数据给到纯verilog实现的图像缓存模块将RGBA图像写入到DDR3/4中缓存然后在Native视频时序控制图像缓存架构从DDR3中读取视频并同步输出RGB888视频流然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号最后用显示器显示PNG解码后的图片即可本工程适用于FPGA实现PNG图片解码的上板调试验证可加速你的项目开发和产品落地本博客详细描述了FPGA纯verilog实现PNG图片解码的设计方案工程代码可综合编译上板调试可直接项目移植适用于在校学生、研究生项目开发也适用于在职工程师做学习提升可应用于医疗、军工等行业的高速接口或图像处理领域提供完整的、跑通的工程源码和技术支持工程源码和技术支持的获取方式放在了文章末尾请耐心看到最后免责声明本工程及其源码即有自己写的一部分也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)若大佬们觉得有所冒犯请私信批评教育基于此本工程及其源码仅限于读者或粉丝个人学习和研究禁止用于商业用途若由于读者或粉丝自身原因用于商业用途所导致的法律问题与本博客及博主无关请谨慎使用。。。2、相关方案推荐我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目其实一直有朋友反馈说我的博客文章太多了乱花渐欲迷人自己看得一头雾水不方便快速定位找到自己想要的项目所以本博文置顶列出我目前已有的所有项目并给出总目录每个项目的文章链接当然本博文实时更新。。。以下是博客地址点击直接前往我已有的FPGA图像视频编解码方案我的FPGA图像视频编解码专栏有很多FPGA的图像视频编解码方案比如图片的JPEG编解码、JPEG-LS编解码、PNG编解码等视频的H264编解码、H265编解码、MPEG2编解码等专栏链接如下欢迎前往查看点击直接前往3、工程详细设计方案工程设计原理框图工程设计原理框图如下PC端上位机PC端上位机由Python代码实现功能如下1配置本地串口与FPGA开发板的串口连接通信波特率规定为2560002加载本地图片你可在电脑本地下载一张任意分辨率的PNG格式图片并把它作为测试用的PNG输入图片上位机可选择你要的图片3PNG图片信息读取和串口组帧发送上位机提取加载的PNG图片的数据信息并以4个字节为一组打包加上特定的帧头、帧尾和校验和然后通过串口发送给对端的FPGA开发板4本地PNG图片预览上位机显示你加载的PNG图片信息比如颜色格式、图片宽度、图片高度等目的是与对端FPGA解码后的图像做直观对比本博主已将上位机编译为EXE可执行文件在win系统中可直接双击运行将上位机运行效果如下串口指令帧解析串口指令帧解析模块接收PC端上位机下发的串口指令帧然后解析串口指令帧提取有效信息再根据有效信息中的控制信息提取PNG图像数据串口指令帧解析模块的串口协议帧格式如下串口指令帧解析模块代码架构如下串口数据转AXI4-Stream由于PNG图片解码模块输入接口为AXI4-Stream流接口所以需要做并口转AXI4-Stream操作模块顶层接口如下PNG图片解码模块PNG图片解码模块性能如下1纯verilog代码实现可以在任意平台FPGA自由移植部署2支持图像宽度4000高度不限前提是你的FPGA资源足够用3支持所有颜色类型灰度、灰度A、RGB、索引RGB、RGBA等4输入为8位的AXI4-Stream流接口5输出为并口数据同时输出RGBA四路分量6资源消耗少以在Xilinx–Artix7-35T–xc7a35tfgg484-2上部署为例资源消耗如下7解码延时低以在Xilinx–Artix7-35T–xc7a35tfgg484-2上部署为例时钟频率 50MHz 正好时序收敛。根据仿真时每个图像消耗的时钟周期数可以算出压缩图像时的性能举例如下更多延时性能测试可在本博主提供的仿真工程中详细测试PNG图片解码模块设计架构如下PNG图片解码模块顶层接口如下PNG图片解码模块输入接口PNG图片解码模块输入为AXI4-Stream流接口但请注意s_axis_tuser需要单独拉高且不需要和s_axis_tvalid与s_axis_tready对齐PNG图片解码模块输出接口PNG图片解码模块输出为标准的并口Native时序也可以叫VGA时序PNG图片解码模块代码架构如下图像缓存架构图像缓存方案采用纯verilog实现缓存介质为DDR3/4图像缓存架构实现的功能是将PNG解码后的图像缓存到板载DDR中再读出送后续模块目的是实现视频同步输出实现输入视频到输出视频的跨时钟域问题更好的呈现显示效果由于调用了Xilinx官方的MIG作为DDR控制器所以FDMA图像缓存架构就是实现用户数据到MIG的桥接作用架构如下图像缓存架构代码如下图像缓存架构由FDMA控制器FDMA组成FDMA实际上就是一个AXI4-FULL总线主设备与MIG对接MIG配置为AXI4-FULL接口FDMA控制器实际上就是一个视频读写逻辑以写视频为例假设一帧图像的大小为M×N其中M代表图像宽度N代表图像高度FDMA控制器每次写入一行视频数据即每次向DDR中写入M个像素写N次即可完成1帧图像的缓存读视频与之一样同时调用两个FIFO实现输入输出视频的跨时钟域处理使得用户可以AXI4内部代码以简单地像使用FIFO那样操作AXI总线从而达到读写DDR的目的进而实现视频缓存本设计图像缓存方式为3帧缓存图像缓存使用Xilinx vivado的Block Design设计如下图关于FDMA更详细的介绍请参考我之前的博客博文链接如下点击直接前往HDMI视频输出架构缓存图像从DDR3读出后经过Native时序生成模块输出标准的VGA时序视频然后经过纯verilog显示的RGB转HDMI模块输出HDMI差分视频最后送显示器显示即可代码例化如下工程仿真本博主提供单独的仿真工程方便测试者理解代码功能和测试代码性能仿真步骤如下步骤1本博主已在仿真工程文件夹里存放了1张测试用PNG图片目录如下XX\P01_PNG_decoder_sim\project_2019_1\project_2019_1.sim\sim_1\behav\xsim\test_image启动vivado仿真等待仿真完成步骤2仿真完成后打开本博主提供的上位机加载仿真输出的txt文件就可以看到PNG解码后的图像了仿真输出的txt文件目录如下XX\P01_PNG_decoder_sim\project_2019_1\project_2019_1.sim\sim_1\behav\xsim仿真波形截图如下仿真后上位机显示PNG解码后的图像如下工程源码架构提供10套工程源码以工程源码2为例工程Block Design设计如下提供10套工程源码以工程源码2为例综合后的工程源码架构如下4、工程代码1详解专用仿真工程此工程为单独的仿真工程方便测试者理解代码功能和测试代码性能5、工程代码2详解Artix7–35T 版本开发板FPGA型号Xilinx–Artix7–35T–xc7a35tfgg484-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下6、工程代码3详解Artix7–100T 版本开发板FPGA型号Xilinx–Artix7–100T–xc7a100tfgg484-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下7、工程代码4详解Kintex7–325T 版本开发板FPGA型号Xilinx-Kintex7–325T–xc7k325tffg676-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下8、工程代码5详解Virtex7–690T 版本开发板FPGA型号Xilinx-Virtex7–690T–xc7vx690tffg1761-3开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下9、工程代码6详解Zynq7020 版本开发板FPGA型号Xilinx–Zynq7020–xc7z020clg400-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下10、工程代码7详解Zynq7100 版本开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR3颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下11、工程代码8详解KU060 版本开发板FPGA型号Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR4颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下12、工程代码9详解KU5P 版本开发板FPGA型号Xilinx–Kintex UltraScale xcku5p-ffvb676-1-i开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR4颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下13、工程代码10详解ZU19EG 版本开发板FPGA型号Xilinx–Zynq UltraScale–xczu19eg-ffvc1760-2-i开发环境Vivado2019.1输入PC端上位机通过串口输入PNG格式图片输出HDMIRTL纯逻辑编码方案PNG图片解码方案纯Verilog代码方案图像缓存方案纯verilog图像缓存DDR4颗粒图像1帧缓存实现功能FPGA纯verilog实现PNG图片解码工程作用掌握FPGA纯verilog实现PNG图片解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容工程的资源消耗和功耗如下14、工程移植说明vivado版本不一致处理1如果你的vivado版本与本工程vivado版本一致则直接打开工程2如果你的vivado版本低于本工程vivado版本则需要打开工程后点击文件–另存为但此方法并不保险最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本3如果你的vivado版本高于本工程vivado版本解决如下打开工程后会发现IP都被锁住了如下此时需要升级IP操作如下FPGA型号不一致处理如果你的FPGA型号与我的不一致则需要更改FPGA型号操作如下更改FPGA型号后还需要升级IP升级IP的方法前面已经讲述了其他注意事项1由于每个板子的DDR不一定完全一样所以MIG IP需要根据你自己的原理图进行配置甚至可以直接删掉我这里原工程的MIG并重新添加IP重新配置2根据你自己的原理图修改引脚约束在xdc文件中修改即可3纯FPGA移植到Zynq需要在工程中添加zynq软核15、上板调试验证并演示准备工作需要如下器材设备1测试用电脑、USB转串口模块TTL电平串口线1、FPGA开发板2、HDMI连接线和显示器FPGA实现PNG图片解码输出演示FPGA实现PNG图片解码输出演示如下FPGA实现PNG图片解码16、福利工程源码获取福利工程代码的获取代码太大无法邮箱发送以某度网盘链接方式发送资料获取方式私或者文章末尾的V名片。网盘资料如下此外有很多朋友给本博主提了很多意见和建议希望能丰富服务内容和选项因为不同朋友的需求不一样所以本博主还提供以下服务