简介这份资源是裕太微电子PHY芯片YT8521S的硬件电路设计参考图面向从事FPGA以太网接口开发的硬件工程师与嵌入式设计人员重点解决SGMII转UTP链路的原理图设计问题。参考图完整呈现XC7VX690T与YT8521S的整合方案涵盖FPGA BANK电压与I2C上拉匹配、功能与电压配置、网络变压器阻抗匹配与电气隔离、RJ45网口连接及ESD防护并给出复位信号由FPGA控制或RC电路控制、上拉建议采用3.3V等设计要点。资源包为1个PDF文件约200KB内容为可直接对照的电路原理图硬件电路已通过实际生产测试可作为设计验证的可靠起点。目前已有1189人学习下载适合需要快速搭建高速以太网接口、减少调试周期的开发者参考。1. 从一颗 PHY 的硬件设计说起YT8521S 到底解决什么问题很多做嵌入式以太网的工程师第一次接触裕太微电子 YT8521S场景往往很具体主控 SoC 只有 SGMII 接口但现场要接的是标准 RJ45 网线中间这段物理层转换必须有人来做。YT8521S 就是干这件事的 PHY 芯片它把 MAC 侧的 SGMII 串行接口和线路侧的 UTP 双绞线接口对接起来完成 10/100/1000M 自协商、编解码和模拟前端驱动。标题里的「硬件电路设计参考图」不是让你照抄一张图而是理解每个外围元件为什么在那里。SGMII 是 SerDes 接口速率 1.25Gbps差分对要走 100Ω 阻抗UTP 侧是模拟信号对变压器、端接电阻和电源噪声极其敏感。这两侧的布局约束完全不同参考图的价值在于告诉你哪些网络可以长、哪些必须短、哪些必须等长。适合读这篇的人正在画 YT8521S 原理图或 PCB 的硬件工程师、需要调试 SGMII 链路不通的驱动工程师、以及做 phy 芯片背靠背方案时想搞清楚时钟和参考设计的系统工程师。下面按「接口原理 → 原理图关键网络 → PCB 与电源 → 调试排错」的顺序展开参数和命令都能直接落地。2. YT8521S 的 SGMII 与 UTP 两侧接口原理和选型依据2.1 SGMII 接口的电气特性和时钟结构SGMII 本质是 1000BASE-X 的变体用 8b/10b 编码线速率 1.25Gbps但数据速率是 1Gbps。它和 MAC 之间是差分对SGMII_TXP/TXN 发送SGMII_RXP/RXN 接收。YT8521S 支持 SGMII 主从模式时钟可以来自芯片内部 PLL也可以由 MAC 侧提供参考时钟。关键点在于SGMII 是源同步还是嵌入式时钟取决于芯片配置。YT8521S 默认从 SGMII 恢复时钟所以 MAC 侧不需要额外送 125MHz 给 PHY但 PHY 需要一个 25MHz 晶振或外部时钟作为基准。常见做法是给 YT8521S 接一颗 25MHz 无源晶振负载电容按晶振规格选通常 12pF 到 18pF。如果做 phy 芯片背靠背也就是两颗 PHY 的 SGMII 直接对接必须注意一端配置成主模式、另一端从模式否则两边都等对方出时钟链路永远起不来。这个坑在参考图里通常用上下拉电阻标注但很多人画图时忽略。2.2 UTP 侧变压器和端接网络的选择UTP 侧接的是标准以太网变压器变比 1:1中心抽头需要接去耦电容到地。YT8521S 的 UTP 差分对输出是电流型驱动所以变压器中心抽头要提供偏置电压通常通过 10Ω 电阻和 0.1μF 电容组成 RC 网络接到 3.3V 或 2.5V具体看芯片供电设计。端接电阻方面每对差分线需要 50Ω 到中心抽头或者用 100Ω 差分端接。参考图里常见的是四颗 49.9Ω 电阻组成桥式端接精度要求 1%。这些电阻不能省否则回波损耗超标千兆模式下误码率会飙升。变压器选型要看共模抑制比和耐压。工业场景选带共模扼流的型号消费级可以省。但注意变压器下方 PCB 必须挖空所有层都不能铺铜否则寄生电容会破坏共模抑制。2.3 用寄存器确认接口模式的最小命令上电后第一件事是读 YT8521S 的扩展寄存器确认 SGMII 和 UTP 侧是否正常。通过 MDIO 接口操作Linux 下可以用 mdio-tools 或 phytool。假设 PHY 地址是 0x01MDIO 总线是 mdio0# 读取 PHY ID确认芯片识别正常 phytool read mdio0/0x01/2 phytool read mdio0/0x01/3 # 读取 SGMII 状态寄存器扩展寄存器 0xA001 phytool write mdio0/0x01/0x1e 0xa001 phytool read mdio0/0x01/0x1f # 读取 UTP 侧链路状态标准寄存器 1 phytool read mdio0/0x01/1逻辑说明先读寄存器 2 和 3 拿到 PHY IDYT8521S 的 OUI 是裕太微电子的如果读出来是 0xFFFF 或 0x0000说明 MDIO 通信有问题先查上拉电阻和时钟。扩展寄存器 0xA001 的 bit 0 表示 SGMII 链路状态bit 1 表示 UTP 链路状态。寄存器 1 的 bit 2 是 link upbit 5 是自协商完成。参数说明phytool 的地址格式是bus/phy_addr/reg扩展寄存器需要先写 0x1e 再读 0x1f。如果用的是内核自带驱动可以用ethtool eth0看Link detected: yes但看不到 SGMII 内部状态所以调试阶段建议用 phytool。3. YT8521S 硬件电路设计参考图的关键网络与参数3.1 电源域划分和去耦电容配置YT8521S 通常有多个电源引脚1.0V 内核、2.5V 或 3.3V 模拟、3.3V IO。参考图里每个电源引脚旁边都有 0.1μF 和 1μF 电容但很多人只放 0.1μF结果千兆模式下电源纹波超标链路随机丢包。我一般会按这个规则放每个电源引脚一颗 0.1μF每两个引脚加一颗 1μF整个芯片的模拟电源入口再放一颗 10μF 钽电容。1.0V 内核电源的纹波要求最严建议用低 ESR 的陶瓷电容并且走线尽量短先过电容再进芯片引脚。电源域典型电压去耦配置纹波要求内核1.0V0.1μF×4 1μF×2 10μF×130mV模拟2.5V/3.3V0.1μF×6 1μF×3 10μF×150mVIO3.3V0.1μF×4 1μF×2100mV表格里的数量按 QFN 封装引脚数估算实际以参考图为准。注意模拟电源和 IO 电源要用磁珠隔离磁珠选 600Ω100MHz额定电流至少 200mA。3.2 SGMII 差分对的 PCB 走线规则SGMII 差分对走 100Ω 差分阻抗线宽和间距根据叠层算。常见 4 层板顶层走线参考第二层地线宽 6mil、间距 6mil 大约 100Ω但必须用阻抗计算工具确认。走线长度尽量短建议不超过 2000mil超过这个长度眼图会明显变差。对内等长要求 ±5mil对间等长要求 ±20mil。SGMII_TXP/N 和 SGMII_RXP/N 之间要包地地孔间距小于 200mil。换层时旁边要加回流地孔否则阻抗不连续。如果做 phy 芯片背靠背两颗 PHY 的 SGMII 差分对直接对接中间不要加 AC 耦合电容因为 SGMII 是直流耦合。但要注意两颗芯片的共模电压是否匹配YT8521S 的 SGMII 共模电压是 0.6V 左右如果对接另一颗 PHY先查对方规格。3.3 UTP 侧变压器和 RJ45 的布局要点变压器要尽量靠近 RJ45距离不超过 500mil。变压器到 PHY 的差分对走 100Ω 差分阻抗长度不超过 1000mil。变压器下方所有层挖空挖空区域比变压器外形大 20mil。RJ45 的金属外壳要接机壳地机壳地和信号地之间用 1nF/2kV 电容连接或者用 0Ω 电阻看 EMC 要求。Bob Smith 端接电路不能省每对差分线通过 75Ω 电阻接到一个公共点再通过 1nF 电容到机壳地。这个电路对共模辐射抑制很关键。# 用 ethtool 查看 UTP 侧链路速率和双工模式 ethtool eth0 # 强制千兆全双工排除自协商问题 ethtool -s eth0 speed 1000 duplex full autoneg off # 查看统计信息确认是否有 CRC 错误 ethtool -S eth0 | grep -i crc逻辑说明ethtool 看到的是 MAC 侧状态但能间接反映 PHY 的 UTP 链路质量。如果 CRC 错误持续增长先查变压器端接和 Bob Smith 电路。强制速率可以排除自协商失败导致的降速问题。参数说明autoneg off只在调试时用量产必须开自协商。ethtool -S的输出因驱动而异YT8521S 的驱动通常会暴露rx_crc_errors和tx_carrier_errors。4. YT8521S 调试排错SGMII 链路不通和 UTP 降速怎么查4.1 SGMII 链路不通的排查顺序先确认 PHY 的 25MHz 时钟有没有起振用示波器看晶振引脚幅度应该是 1V 峰峰值以上频率偏差小于 50ppm。如果没起振查负载电容和晶振规格是否匹配。然后读 SGMII 状态寄存器。如果 bit 0 一直是 0说明 SerDes 没锁定。常见原因差分对极性接反、阻抗不连续、参考时钟不对。极性接反可以在寄存器里交换但硬件上最好一次做对。如果 MAC 侧用的是 SGMII IP 核检查 IP 核的配置速率是不是 1Gbps、参考时钟是不是 125MHz、是否使能了自协商。有些 IP 核默认 1000BASE-X 模式和 SGMII 不兼容需要改配置。4.2 UTP 侧降速到百兆的常见原因千兆链路降速到百兆九成是变压器端接或差分对阻抗问题。先看 ethtool 输出的Speed: 100Mb/s然后查四对差分线是不是都通了。千兆需要四对全通百兆只用两对所以如果只通了两对就会降速。用万用表测变压器初级和次级的直流电阻初级应该接近 0Ω次级也接近 0Ω。如果某对开路查 RJ45 焊点和变压器引脚。另外查端接电阻有没有虚焊49.9Ω 电阻如果变成 100Ω回波损耗会恶化。还有一种情况是电源噪声导致降速。用示波器看 1.0V 内核电源的纹波如果超过 50mV先换电容。千兆模式下芯片功耗比百兆高电源裕量不够就会降速。4.3 用 phytool 读写扩展寄存器的完整示例YT8521S 的扩展寄存器空间需要先写 0x1e 再读 0x1f连续读写要重新写地址。下面是一个批量读取的脚本#!/bin/bash # 读取 YT8521S 扩展寄存器 0xA000 到 0xA00F PHYmdio0/0x01 for addr in $(seq 0xa000 0xa00f); do # 写扩展寄存器地址 phytool write $PHY/0x1e $addr # 读数据 val$(phytool read $PHY/0x1f) echo Reg 0x$(printf %04x $addr): $val done逻辑说明每次读扩展寄存器都要先写地址因为 0x1f 是数据窗口地址不会自动递增。这个脚本可以快速 dump 出 SGMII 和 UTP 相关的状态寄存器。参数说明seq 0xa000 0xa00f是十六进制序列bash 的 seq 支持十六进制但需要确认版本。如果不行用for addr in {0..15}; do addr$((0xa000addr))代替。读出来的值要对照数据手册的 bit 定义比如 0xA001 的 bit 0 是 SGMII linkbit 1 是 UTP link。5. 进阶技巧用 SGMII 回环和眼图验证 YT8521S 信号质量5.1 配置 SGMII 内部回环测试YT8521S 支持 SGMII 内部回环把发送数据直接环回给接收用来验证 SerDes 本身是否正常。配置方法写扩展寄存器 0xA000 的 bit 14 为 1使能回环模式。然后从 MAC 侧发包如果收到同样的包说明 SGMII 通路没问题问题在 UTP 侧或变压器。# 使能 SGMII 内部回环 phytool write mdio0/0x01/0x1e 0xa000 phytool write mdio0/0x01/0x1f 0x4000 # 用 ping 测试回环 ping -c 10 -I eth0 192.168.1.1 # 关闭回环 phytool write mdio0/0x01/0x1f 0x0000逻辑说明回环模式下MAC 发出的包经过 SGMII 发送端在 PHY 内部环回到接收端再回到 MAC。如果 ping 不通说明 SGMII 配置或硬件有问题。注意回环时 UTP 侧是断开的所以不要指望能 ping 通外部设备。参数说明0xA000 的 bit 14 是回环使能写 0x4000 就是置位 bit 14。关闭时写 0x0000 会清掉所有配置位如果之前有别的配置要先读出来再改。5.2 用示波器测 SGMII 眼图的要点SGMII 眼图测试需要高带宽示波器至少 2GHz 带宽配合差分探头。测试点选在 PHY 的 SGMII 输出引脚或者靠近 MAC 的接收端。眼图模板参考 SGMII 规范眼高至少 200mV眼宽至少 0.4UI。如果眼图闭合先查差分对阻抗和端接。YT8521S 的 SGMII 输出内部有端接但外部如果加了 AC 耦合电容会破坏直流偏置。SGMII 不需要 AC 耦合直接对接即可。还有一个容易忽略的点SGMII 的参考时钟质量。如果 25MHz 晶振的相位噪声大眼图抖动会明显。用频谱仪看晶振的相位噪声100kHz 偏移处应该小于 -120dBc/Hz。5.3 背靠背连接时的主从配置和时钟方向两颗 YT8521S 背靠背一颗配置成 SGMII 主模式另一颗从模式。主模式芯片输出时钟从模式芯片恢复时钟。配置方法写扩展寄存器 0xA000 的 bit 12 和 bit 13具体值看数据手册。常见做法是主模式写 0x1000从模式写 0x0000。如果两颗都配成主模式链路起不来因为两边都输出时钟冲突。如果都配成从模式没有时钟源也起不来。调试时先确认一颗的 SGMII 状态寄存器 bit 0 为 1再查另一颗。背靠背连接时两颗芯片的 UTP 侧各自接变压器和 RJ45相当于一个两口中继器。这种方案常见于需要延长传输距离或做隔离的场景。注意两颗芯片的电源要独立否则地噪声会互相干扰。本文还有配套的精品资源点击获取 YT8521S硬件设计指南：SGMII与UTP接口电路、PCB布局及调试排错
简介这份资源是裕太微电子PHY芯片YT8521S的硬件电路设计参考图面向从事FPGA以太网接口开发的硬件工程师与嵌入式设计人员重点解决SGMII转UTP链路的原理图设计问题。参考图完整呈现XC7VX690T与YT8521S的整合方案涵盖FPGA BANK电压与I2C上拉匹配、功能与电压配置、网络变压器阻抗匹配与电气隔离、RJ45网口连接及ESD防护并给出复位信号由FPGA控制或RC电路控制、上拉建议采用3.3V等设计要点。资源包为1个PDF文件约200KB内容为可直接对照的电路原理图硬件电路已通过实际生产测试可作为设计验证的可靠起点。目前已有1189人学习下载适合需要快速搭建高速以太网接口、减少调试周期的开发者参考。1. 从一颗 PHY 的硬件设计说起YT8521S 到底解决什么问题很多做嵌入式以太网的工程师第一次接触裕太微电子 YT8521S场景往往很具体主控 SoC 只有 SGMII 接口但现场要接的是标准 RJ45 网线中间这段物理层转换必须有人来做。YT8521S 就是干这件事的 PHY 芯片它把 MAC 侧的 SGMII 串行接口和线路侧的 UTP 双绞线接口对接起来完成 10/100/1000M 自协商、编解码和模拟前端驱动。标题里的「硬件电路设计参考图」不是让你照抄一张图而是理解每个外围元件为什么在那里。SGMII 是 SerDes 接口速率 1.25Gbps差分对要走 100Ω 阻抗UTP 侧是模拟信号对变压器、端接电阻和电源噪声极其敏感。这两侧的布局约束完全不同参考图的价值在于告诉你哪些网络可以长、哪些必须短、哪些必须等长。适合读这篇的人正在画 YT8521S 原理图或 PCB 的硬件工程师、需要调试 SGMII 链路不通的驱动工程师、以及做 phy 芯片背靠背方案时想搞清楚时钟和参考设计的系统工程师。下面按「接口原理 → 原理图关键网络 → PCB 与电源 → 调试排错」的顺序展开参数和命令都能直接落地。2. YT8521S 的 SGMII 与 UTP 两侧接口原理和选型依据2.1 SGMII 接口的电气特性和时钟结构SGMII 本质是 1000BASE-X 的变体用 8b/10b 编码线速率 1.25Gbps但数据速率是 1Gbps。它和 MAC 之间是差分对SGMII_TXP/TXN 发送SGMII_RXP/RXN 接收。YT8521S 支持 SGMII 主从模式时钟可以来自芯片内部 PLL也可以由 MAC 侧提供参考时钟。关键点在于SGMII 是源同步还是嵌入式时钟取决于芯片配置。YT8521S 默认从 SGMII 恢复时钟所以 MAC 侧不需要额外送 125MHz 给 PHY但 PHY 需要一个 25MHz 晶振或外部时钟作为基准。常见做法是给 YT8521S 接一颗 25MHz 无源晶振负载电容按晶振规格选通常 12pF 到 18pF。如果做 phy 芯片背靠背也就是两颗 PHY 的 SGMII 直接对接必须注意一端配置成主模式、另一端从模式否则两边都等对方出时钟链路永远起不来。这个坑在参考图里通常用上下拉电阻标注但很多人画图时忽略。2.2 UTP 侧变压器和端接网络的选择UTP 侧接的是标准以太网变压器变比 1:1中心抽头需要接去耦电容到地。YT8521S 的 UTP 差分对输出是电流型驱动所以变压器中心抽头要提供偏置电压通常通过 10Ω 电阻和 0.1μF 电容组成 RC 网络接到 3.3V 或 2.5V具体看芯片供电设计。端接电阻方面每对差分线需要 50Ω 到中心抽头或者用 100Ω 差分端接。参考图里常见的是四颗 49.9Ω 电阻组成桥式端接精度要求 1%。这些电阻不能省否则回波损耗超标千兆模式下误码率会飙升。变压器选型要看共模抑制比和耐压。工业场景选带共模扼流的型号消费级可以省。但注意变压器下方 PCB 必须挖空所有层都不能铺铜否则寄生电容会破坏共模抑制。2.3 用寄存器确认接口模式的最小命令上电后第一件事是读 YT8521S 的扩展寄存器确认 SGMII 和 UTP 侧是否正常。通过 MDIO 接口操作Linux 下可以用 mdio-tools 或 phytool。假设 PHY 地址是 0x01MDIO 总线是 mdio0# 读取 PHY ID确认芯片识别正常 phytool read mdio0/0x01/2 phytool read mdio0/0x01/3 # 读取 SGMII 状态寄存器扩展寄存器 0xA001 phytool write mdio0/0x01/0x1e 0xa001 phytool read mdio0/0x01/0x1f # 读取 UTP 侧链路状态标准寄存器 1 phytool read mdio0/0x01/1逻辑说明先读寄存器 2 和 3 拿到 PHY IDYT8521S 的 OUI 是裕太微电子的如果读出来是 0xFFFF 或 0x0000说明 MDIO 通信有问题先查上拉电阻和时钟。扩展寄存器 0xA001 的 bit 0 表示 SGMII 链路状态bit 1 表示 UTP 链路状态。寄存器 1 的 bit 2 是 link upbit 5 是自协商完成。参数说明phytool 的地址格式是bus/phy_addr/reg扩展寄存器需要先写 0x1e 再读 0x1f。如果用的是内核自带驱动可以用ethtool eth0看Link detected: yes但看不到 SGMII 内部状态所以调试阶段建议用 phytool。3. YT8521S 硬件电路设计参考图的关键网络与参数3.1 电源域划分和去耦电容配置YT8521S 通常有多个电源引脚1.0V 内核、2.5V 或 3.3V 模拟、3.3V IO。参考图里每个电源引脚旁边都有 0.1μF 和 1μF 电容但很多人只放 0.1μF结果千兆模式下电源纹波超标链路随机丢包。我一般会按这个规则放每个电源引脚一颗 0.1μF每两个引脚加一颗 1μF整个芯片的模拟电源入口再放一颗 10μF 钽电容。1.0V 内核电源的纹波要求最严建议用低 ESR 的陶瓷电容并且走线尽量短先过电容再进芯片引脚。电源域典型电压去耦配置纹波要求内核1.0V0.1μF×4 1μF×2 10μF×130mV模拟2.5V/3.3V0.1μF×6 1μF×3 10μF×150mVIO3.3V0.1μF×4 1μF×2100mV表格里的数量按 QFN 封装引脚数估算实际以参考图为准。注意模拟电源和 IO 电源要用磁珠隔离磁珠选 600Ω100MHz额定电流至少 200mA。3.2 SGMII 差分对的 PCB 走线规则SGMII 差分对走 100Ω 差分阻抗线宽和间距根据叠层算。常见 4 层板顶层走线参考第二层地线宽 6mil、间距 6mil 大约 100Ω但必须用阻抗计算工具确认。走线长度尽量短建议不超过 2000mil超过这个长度眼图会明显变差。对内等长要求 ±5mil对间等长要求 ±20mil。SGMII_TXP/N 和 SGMII_RXP/N 之间要包地地孔间距小于 200mil。换层时旁边要加回流地孔否则阻抗不连续。如果做 phy 芯片背靠背两颗 PHY 的 SGMII 差分对直接对接中间不要加 AC 耦合电容因为 SGMII 是直流耦合。但要注意两颗芯片的共模电压是否匹配YT8521S 的 SGMII 共模电压是 0.6V 左右如果对接另一颗 PHY先查对方规格。3.3 UTP 侧变压器和 RJ45 的布局要点变压器要尽量靠近 RJ45距离不超过 500mil。变压器到 PHY 的差分对走 100Ω 差分阻抗长度不超过 1000mil。变压器下方所有层挖空挖空区域比变压器外形大 20mil。RJ45 的金属外壳要接机壳地机壳地和信号地之间用 1nF/2kV 电容连接或者用 0Ω 电阻看 EMC 要求。Bob Smith 端接电路不能省每对差分线通过 75Ω 电阻接到一个公共点再通过 1nF 电容到机壳地。这个电路对共模辐射抑制很关键。# 用 ethtool 查看 UTP 侧链路速率和双工模式 ethtool eth0 # 强制千兆全双工排除自协商问题 ethtool -s eth0 speed 1000 duplex full autoneg off # 查看统计信息确认是否有 CRC 错误 ethtool -S eth0 | grep -i crc逻辑说明ethtool 看到的是 MAC 侧状态但能间接反映 PHY 的 UTP 链路质量。如果 CRC 错误持续增长先查变压器端接和 Bob Smith 电路。强制速率可以排除自协商失败导致的降速问题。参数说明autoneg off只在调试时用量产必须开自协商。ethtool -S的输出因驱动而异YT8521S 的驱动通常会暴露rx_crc_errors和tx_carrier_errors。4. YT8521S 调试排错SGMII 链路不通和 UTP 降速怎么查4.1 SGMII 链路不通的排查顺序先确认 PHY 的 25MHz 时钟有没有起振用示波器看晶振引脚幅度应该是 1V 峰峰值以上频率偏差小于 50ppm。如果没起振查负载电容和晶振规格是否匹配。然后读 SGMII 状态寄存器。如果 bit 0 一直是 0说明 SerDes 没锁定。常见原因差分对极性接反、阻抗不连续、参考时钟不对。极性接反可以在寄存器里交换但硬件上最好一次做对。如果 MAC 侧用的是 SGMII IP 核检查 IP 核的配置速率是不是 1Gbps、参考时钟是不是 125MHz、是否使能了自协商。有些 IP 核默认 1000BASE-X 模式和 SGMII 不兼容需要改配置。4.2 UTP 侧降速到百兆的常见原因千兆链路降速到百兆九成是变压器端接或差分对阻抗问题。先看 ethtool 输出的Speed: 100Mb/s然后查四对差分线是不是都通了。千兆需要四对全通百兆只用两对所以如果只通了两对就会降速。用万用表测变压器初级和次级的直流电阻初级应该接近 0Ω次级也接近 0Ω。如果某对开路查 RJ45 焊点和变压器引脚。另外查端接电阻有没有虚焊49.9Ω 电阻如果变成 100Ω回波损耗会恶化。还有一种情况是电源噪声导致降速。用示波器看 1.0V 内核电源的纹波如果超过 50mV先换电容。千兆模式下芯片功耗比百兆高电源裕量不够就会降速。4.3 用 phytool 读写扩展寄存器的完整示例YT8521S 的扩展寄存器空间需要先写 0x1e 再读 0x1f连续读写要重新写地址。下面是一个批量读取的脚本#!/bin/bash # 读取 YT8521S 扩展寄存器 0xA000 到 0xA00F PHYmdio0/0x01 for addr in $(seq 0xa000 0xa00f); do # 写扩展寄存器地址 phytool write $PHY/0x1e $addr # 读数据 val$(phytool read $PHY/0x1f) echo Reg 0x$(printf %04x $addr): $val done逻辑说明每次读扩展寄存器都要先写地址因为 0x1f 是数据窗口地址不会自动递增。这个脚本可以快速 dump 出 SGMII 和 UTP 相关的状态寄存器。参数说明seq 0xa000 0xa00f是十六进制序列bash 的 seq 支持十六进制但需要确认版本。如果不行用for addr in {0..15}; do addr$((0xa000addr))代替。读出来的值要对照数据手册的 bit 定义比如 0xA001 的 bit 0 是 SGMII linkbit 1 是 UTP link。5. 进阶技巧用 SGMII 回环和眼图验证 YT8521S 信号质量5.1 配置 SGMII 内部回环测试YT8521S 支持 SGMII 内部回环把发送数据直接环回给接收用来验证 SerDes 本身是否正常。配置方法写扩展寄存器 0xA000 的 bit 14 为 1使能回环模式。然后从 MAC 侧发包如果收到同样的包说明 SGMII 通路没问题问题在 UTP 侧或变压器。# 使能 SGMII 内部回环 phytool write mdio0/0x01/0x1e 0xa000 phytool write mdio0/0x01/0x1f 0x4000 # 用 ping 测试回环 ping -c 10 -I eth0 192.168.1.1 # 关闭回环 phytool write mdio0/0x01/0x1f 0x0000逻辑说明回环模式下MAC 发出的包经过 SGMII 发送端在 PHY 内部环回到接收端再回到 MAC。如果 ping 不通说明 SGMII 配置或硬件有问题。注意回环时 UTP 侧是断开的所以不要指望能 ping 通外部设备。参数说明0xA000 的 bit 14 是回环使能写 0x4000 就是置位 bit 14。关闭时写 0x0000 会清掉所有配置位如果之前有别的配置要先读出来再改。5.2 用示波器测 SGMII 眼图的要点SGMII 眼图测试需要高带宽示波器至少 2GHz 带宽配合差分探头。测试点选在 PHY 的 SGMII 输出引脚或者靠近 MAC 的接收端。眼图模板参考 SGMII 规范眼高至少 200mV眼宽至少 0.4UI。如果眼图闭合先查差分对阻抗和端接。YT8521S 的 SGMII 输出内部有端接但外部如果加了 AC 耦合电容会破坏直流偏置。SGMII 不需要 AC 耦合直接对接即可。还有一个容易忽略的点SGMII 的参考时钟质量。如果 25MHz 晶振的相位噪声大眼图抖动会明显。用频谱仪看晶振的相位噪声100kHz 偏移处应该小于 -120dBc/Hz。5.3 背靠背连接时的主从配置和时钟方向两颗 YT8521S 背靠背一颗配置成 SGMII 主模式另一颗从模式。主模式芯片输出时钟从模式芯片恢复时钟。配置方法写扩展寄存器 0xA000 的 bit 12 和 bit 13具体值看数据手册。常见做法是主模式写 0x1000从模式写 0x0000。如果两颗都配成主模式链路起不来因为两边都输出时钟冲突。如果都配成从模式没有时钟源也起不来。调试时先确认一颗的 SGMII 状态寄存器 bit 0 为 1再查另一颗。背靠背连接时两颗芯片的 UTP 侧各自接变压器和 RJ45相当于一个两口中继器。这种方案常见于需要延长传输距离或做隔离的场景。注意两颗芯片的电源要独立否则地噪声会互相干扰。本文还有配套的精品资源点击获取