1. 从一次真实的“内存告急”说起CV608 这颗主控玩过嵌入式视觉和边缘计算的朋友应该不陌生。它本身集成的 SRAM 容量在跑轻量级推理、图像预处理或者多路传感器融合的时候往往会在项目中期突然变得捉襟见肘——程序编译没问题一跑起来就 HardFault或者帧缓冲开到第二路就分配失败。我最早接触这个平台是在一个智能门锁的活体检测项目上模型量化完之后权重占了将近 300KB加上双缓冲的摄像头数据内部 RAM 直接爆掉。当时第一反应是换主控但硬件已经打样重新选型意味着整个 BOM 和 PCB 重来周期和成本都扛不住。后来走通的方案就是标题里说的不换主控外挂一颗 QSPI PSRAM。这个思路的核心价值在于它把“内存不够”这个问题从“换芯片”降级成了“加一颗几块钱的存储颗粒”而且 QSPI 接口占用的引脚极少四根数据线加时钟和片选对已经布好的板子来说飞线验证或者改一版 PCB 的代价都极小。这篇文章适合正在用 CV608 做项目、遇到内存瓶颈但不想推翻硬件方案的工程师也适合任何在 MCU 级别平台上想扩展内存的开发者参考——因为 QSPI PSRAM 这套玩法在国产主控和低功耗场景里越来越常见。需要先说明的是下面涉及的具体寄存器配置和时序参数是基于 CV608 常见 SDK 结构和 QSPI PSRAM 通用规范做的合理推演不同厂家的 PSRAM 颗粒在细节上会有差异实际落地时要以你手上的数据手册为准。2. 为什么是 QSPI PSRAM而不是别的方案2.1 先搞清楚 DRAM、DDR PSRAM 和 QSPI PSRAM 的区别很多人一听到“外挂内存”第一反应是加一颗 DDR。这个思路在 Linux 级别的应用处理器上没问题但在 CV608 这种 MCU 级别的平台上DDR 的控制器复杂度、布线要求和功耗都不在一个量级。我整理了一个对比表把几种常见扩展方案放在一起看方案接口复杂度引脚数典型功耗成本适合场景内部 SRAM无0最低已含小模型、单缓冲外挂 SRAM并行总线20中高高速缓存DDR PSRAM并行/DDR15高中高应用处理器QSPI PSRAMQSPI6低低MCU 扩展SPI PSRAMSPI4低低低速缓存DRAM 和 DDR PSRAM 的区别简单说就是 DRAM 需要独立的刷新控制器和更复杂的时序管理而 PSRAM 内部集成了刷新逻辑对外表现得像一个 SRAM用起来简单得多。DDR PSRAM 虽然带宽高但它是并行接口引脚多、布线等长要求严CV608 这种主打低功耗和小封装的芯片往往没有原生 DDR 控制器。QSPI PSRAM 则是在 SPI PSRAM 基础上把单线扩展到四线带宽翻了四倍同时保留了 PSRAM 自刷新的特性对主控来说就是一个“带 QSPI 接口的大号 SRAM”。2.2 CV608 的内存瓶颈到底卡在哪CV608 的内部内存通常分为几块指令紧耦合内存、数据紧耦合内存以及一块共享的 SRAM。跑视觉任务时最吃内存的是三块模型权重、激活值中间结果、图像帧缓冲。我实测过一个典型的人脸检测模型量化到 int8 之后权重约 200KB但激活值在峰值时能到 150KB再加上两路 320x240 的 RGB565 帧缓冲每路 150KB总共接近 650KB。而 CV608 可用的连续 SRAM 往往只有 400KB 左右缺口就在 200KB 以上。这个缺口用 QSPI PSRAM 来补是最划算的。一颗 8MB 的 QSPI PSRAM价格在几块钱人民币封装常见 SOP-8 或者更小的 USON占板面积小而且 QSPI 接口在 CV608 上通常有现成的控制器只需要配置好映射地址和时序就能用。2.3 方案选型的三个关键考量第一个考量是带宽够不够。QSPI 在 80MHz 时钟下四线并行理论带宽是 80M x 4 / 8 40MB/s。这个带宽跑模型权重加载和帧缓冲读写是够的但如果你想把 PSRAM 当高速缓存跑实时推理的每一层激活值可能会成为瓶颈。我的经验是把权重和帧缓冲放 PSRAM激活值尽量留在内部 SRAM这样分工最合理。第二个考量是地址映射方式。QSPI PSRAM 可以工作在两种模式一种是内存映射模式主控像访问普通地址一样读写 PSRAM代码里直接指针操作另一种是命令模式每次读写都要发命令。内存映射模式用起来方便但需要主控的 QSPI 控制器支持 XIP 或者地址映射功能。CV608 的 SDK 里通常有qspi_enable_mmap之类的接口配置好之后 PSRAM 会映射到某个固定地址段比如 0x90000000 开始。第三个考量是功耗和唤醒时间。PSRAM 在待机时电流可以低到几十微安但退出待机需要一定时间。如果项目对唤醒延迟敏感比如电池供电的摄像头需要快速抓拍就要评估 PSRAM 的唤醒时间是否满足要求。我一般会在初始化时把 PSRAM 配置成 hybrid sleep 模式兼顾功耗和唤醒速度。3. 硬件连接与引脚配置的实操细节3.1 QSPI 引脚分配与飞线验证CV608 的 QSPI 控制器一般会复用在某组 GPIO 上具体是哪几个引脚要看你的芯片封装和 SDK 的 pinmux 配置。常见的 QSPI 信号包括SCK、CS、IO0、IO1、IO2、IO3一共六根线。如果 PSRAM 颗粒还支持 DQS 或者 RESET可能再多一两根但基础的四线模式六根就够了。飞线验证的时候我习惯先用杜邦线把 PSRAM 模块和主控板连起来SCK 线尽量短最好不超过 10 厘米否则高频下波形会烂。IO0 到 IO3 这四根数据线要尽量等长虽然 QSPI 对等长的要求没有 DDR 那么严但差太多会影响采样窗口。CS 线要远离 SCK避免耦合。我第一次飞线的时候没注意SCK 和 CS 平行走了很长一段结果 80MHz 下读数据偶尔出错后来把 CS 绕开就好了。供电方面QSPI PSRAM 通常是 1.8V 或者 3.3V要看具体型号。CV608 的 IO 电压如果是 3.3V而 PSRAM 是 1.8V中间就要加电平转换。我建议直接选和主控 IO 电压一致的 PSRAM 颗粒省掉转换芯片也省掉一路电源。3.2 上拉电阻和去耦电容的取值QSPI 的 CS 线需要一颗上拉电阻典型值 10K保证在空闲时 CS 是高电平避免误触发。IO0 到 IO3 在有些设计里也会加上拉但 QSPI PSRAM 内部通常有弱上拉外部不加也能工作。如果走线比较长建议在 SCK 上串一颗 22 欧姆的电阻抑制过冲。去耦电容是很多人容易忽略的。PSRAM 的 VCC 引脚旁边一定要放一颗 0.1uF 的陶瓷电容越近越好最好在 2 毫米以内。如果板子上空间允许再并一颗 1uF 或者 10uF 的电容应对突发电流。我遇到过一个问题PSRAM 在连续读写时偶尔返回错误数据查了半天发现是去耦电容离得太远电源纹波在高速开关时把数据眼图搞烂了。把电容挪近之后问题消失。3.3 硬件设计检查清单在打板之前我一般会过一遍这个清单QSPI 六根线是否都正确连接到主控的 QSPI 引脚没有和其他功能冲突PSRAM 的供电电压和主控 IO 电压是否匹配CS 上拉电阻是否放置阻值是否合适VCC 去耦电容是否靠近引脚容值是否覆盖高频和低频SCK 是否有串阻走线是否尽量短IO0-IO3 是否尽量等长是否远离 SCK是否有测试点方便示波器抓波形这个清单看起来简单但每一条背后都是踩过的坑。尤其是电压匹配和去耦电容这两条新手最容易翻车。4. 软件初始化与内存映射配置4.1 QSPI 控制器初始化流程CV608 的 SDK 里QSPI 初始化一般分几步时钟使能、引脚复用配置、控制器参数设置、PSRAM 颗粒识别、内存映射开启。我以常见的流程为例说明。第一步是使能 QSPI 控制器的时钟并配置相关 GPIO 为 QSPI 功能。这一步在 SDK 里通常是一个pinmux_config调用把对应的引脚从普通 GPIO 切换成 QSPI 的 SCK、CS、IO0-IO3。第二步是设置 QSPI 控制器的时钟分频。假设系统时钟是 240MHzQSPI 目标时钟是 80MHz那分频系数就是 3。有些控制器支持更细的分频可以调到更接近 80MHz 的值。时钟太高会导致采样错误太低则带宽不够我一般会从 40MHz 开始调稳定之后再往上加。第三步是配置 QSPI 的工作模式包括 CPOL、CPHA、数据位宽等。QSPI PSRAM 通常支持模式 0 和模式 3具体要看颗粒手册。数据位宽要设成四线模式也就是 Quad 模式。第四步是发送命令读取 PSRAM 的 ID确认颗粒被正确识别。这一步很关键如果 ID 读不到后面所有操作都是白搭。常见问题是时序不对或者引脚接错。4.2 内存映射地址的规划内存映射开启之后PSRAM 会占用一段地址空间。CV608 的地址映射里外部存储通常放在 0x90000000 或者 0xA0000000 开始的位置。具体地址要看芯片的 memory map 文档。规划的时候要注意几点第一映射地址不能和内部 SRAM、Flash 的地址冲突。第二如果用了 RTOS 或者内存管理单元要在链接脚本里把 PSRAM 区域标记出来避免堆栈分配到那里。第三如果 PSRAM 要放模型权重最好在链接脚本里定义一个专门的段比如.psram_data然后把权重数组放到这个段里。我一般会在链接脚本里加这样一段MEMORY { INTERNAL_SRAM (rwx) : ORIGIN 0x20000000, LENGTH 400K QSPI_PSRAM (rwx) : ORIGIN 0x90000000, LENGTH 8M } SECTIONS { .psram_data : { *(.psram_data) } QSPI_PSRAM }然后在代码里用__attribute__((section(.psram_data)))把大数组放到 PSRAM 里。4.3 读写测试与性能验证初始化完成之后一定要做读写测试。我通常写一个简单的测试函数往 PSRAM 里写一个递增序列再读回来比对。测试要覆盖不同的地址包括起始地址、中间地址和末尾地址确保整个映射区域都能正常访问。性能验证方面我会测两个指标顺序读写带宽和随机访问延迟。顺序读写可以用memcpy大块数据来测随机访问则用指针跳转来测。QSPI PSRAM 的顺序读带宽在 80MHz 四线模式下大概能到 30MB/s 以上随机访问延迟在几百纳秒量级。如果测出来带宽远低于预期要检查时钟配置、数据位宽和 PSRAM 的工作模式。注意读写测试的时候如果发现某些地址段读写失败先检查地址映射范围是否和 PSRAM 实际容量匹配。有些 PSRAM 颗粒的容量不是 2 的整数次幂映射的时候要按实际容量来。5. 把模型权重和帧缓冲搬到 PSRAM 的实战5.1 模型权重的放置策略模型权重是只读数据放在 PSRAM 里最合适因为读多写少而且 QSPI 的读带宽足够。具体做法是在模型转换阶段就把权重数组标记到.psram_data段或者在运行时用memcpy把权重从 Flash 搬到 PSRAM。我倾向于在链接阶段就放好这样启动时不需要额外的搬运时间。但要注意如果 PSRAM 初始化在启动流程里比较靠后而模型权重在启动早期就要用那就要调整初始化顺序把 QSPI PSRAM 的初始化提前到模型加载之前。还有一个细节是权重的对齐。QSPI PSRAM 的访问最好按 4 字节对齐如果权重数组的起始地址不是 4 的倍数访问效率会下降。我一般会在链接脚本里加ALIGN(4)来保证对齐。5.2 帧缓冲的双缓冲与三缓冲设计帧缓冲是动态数据读写都频繁。如果摄像头输出是 320x240 RGB565一帧就是 150KB。双缓冲需要 300KB三缓冲需要 450KB。内部 SRAM 放不下就放到 PSRAM 里。双缓冲的设计是摄像头往缓冲 A 写的时候算法从缓冲 B 读写满一帧后交换。三缓冲则多一个缓冲用于算法处理减少等待。在 PSRAM 里做双缓冲要注意读写冲突。QSPI 是半双工的总线同一时刻只能读或者写如果摄像头写入和算法读取同时发生就会互相抢总线。我的做法是用一个简单的状态机来调度摄像头写入期间算法不读 PSRAM而是处理内部 SRAM 里的数据摄像头写完之后算法再从 PSRAM 读。这样虽然增加了一点延迟但避免了总线冲突导致的性能下降。5.3 内存分配器的调整如果项目里用了动态内存分配比如malloc那默认的堆可能只在内部 SRAM 里。要把 PSRAM 也用起来需要改内存分配器让它支持从 PSRAM 分配。一种简单的做法是实现一个psram_malloc函数内部维护一个 PSRAM 的堆。另一种做法是改链接脚本把堆的地址范围扩展到 PSRAM。我一般用第一种因为可以控制哪些数据放 PSRAM哪些放内部 SRAM更灵活。实现psram_malloc的时候要注意碎片问题。PSRAM 的容量虽然大但如果频繁分配释放不同大小的块也会碎片化。对于帧缓冲这种固定大小的分配我建议用内存池预先分配好固定数量的缓冲块避免碎片。6. 常见问题与排查技巧实录6.1 PSRAM 识别失败怎么办识别失败是最常见的问题表现是读 ID 返回 0 或者 0xFF。排查顺序是这样的先查硬件。用示波器看 SCK 有没有波形CS 有没有拉低IO0-IO3 有没有数据翻转。如果 SCK 没波形说明控制器没工作或者引脚没配对。如果 CS 一直高说明片选没生效。如果数据线没翻转可能是引脚接错或者 PSRAM 没供电。再查软件。确认 QSPI 控制器的时钟使能了引脚复用配置对了工作模式设对了。有些 PSRAM 颗粒上电后需要一段稳定时间才能响应命令初始化里要加延时。最后查时序。如果波形都有但 ID 还是读不对可能是采样相位不对。试着调整 CPOL、CPHA或者降低时钟频率。6.2 读写数据偶发错误怎么定位偶发错误比完全读不到更麻烦因为它时好时坏。我遇到过的原因有几种电源纹波。PSRAM 在高速读写时电流波动大如果去耦不够电源会抖导致数据采样错误。用示波器看 VCC 引脚如果有明显的纹波加电容。信号完整性。SCK 太快或者走线太长波形过冲或者振铃采样点落在振铃区就会出错。降低时钟频率或者加串阻。总线冲突。如果 PSRAM 和其他 QSPI 设备共享总线片选切换时可能有竞争。确保同一时刻只有一个设备的 CS 有效。温度影响。有些 PSRAM 在高温下时序会漂移如果产品要在宽温范围工作要留足够的时序余量。6.3 性能不达预期的优化方向如果读写带宽远低于理论值可以从几个方向优化提高时钟频率。在稳定的前提下尽量提高 QSPI 时钟。开启 QSPI 的连续读模式。有些 PSRAM 支持 burst 读一次命令可以读多个字节减少命令开销。使用 DMA。如果 CV608 的 QSPI 控制器支持 DMA用 DMA 搬运数据可以解放 CPU也能提高吞吐。优化访问模式。顺序访问比随机访问快得多尽量让数据访问连续。6.4 常见问题速查表现象可能原因排查方法解决措施读 ID 返回 0引脚接错/没供电示波器查波形检查连接和供电读 ID 返回 0xFFCS 没拉低查 CS 信号检查片选配置偶发数据错误电源纹波查 VCC 纹波加去耦电容偶发数据错误信号过冲查 SCK 波形加串阻/降频带宽低时钟太低查时钟配置提高时钟带宽低随机访问多分析访问模式优化为顺序访问唤醒慢睡眠模式深查 PSRAM 模式改 hybrid sleep7. 几个容易被忽略的经验点第一个经验是初始化顺序。QSPI PSRAM 的初始化要放在使用它的代码之前但也不能太早因为 PSRAM 上电需要稳定时间。我一般放在系统时钟初始化之后、RTOS 启动之前。第二个经验是链接脚本的段对齐。PSRAM 里的段要按 4 字节对齐否则访问效率下降。如果放了 DMA 缓冲还要按 cache line 对齐避免 cache 一致性问题。第三个经验是调试手段。如果 PSRAM 工作不正常可以在初始化之后加一段自检代码把关键寄存器的值打印出来对比手册确认。我习惯把 QSPI 控制器的配置寄存器、PSRAM 的 ID 寄存器、映射地址范围都打印一遍这样出问题的时候一眼就能看出哪里不对。第四个经验是功耗测量。PSRAM 在待机时的电流很小但如果配置不当可能一直在活跃状态功耗下不来。用电流表测一下待机电流如果比手册标称的高很多检查 PSRAM 的睡眠模式配置。第五个经验是版本兼容。不同批次的 PSRAM 颗粒可能在时序上有细微差异如果产品要长期供货最好在代码里留一个时序参数的配置接口方便不同批次调整。8. 写在最后的一点个人体会这套 QSPI PSRAM 的扩展方案我在三个项目里用过从飞线验证到量产板都有。最深的体会是它把“内存不够”这个看似要换芯片的问题变成了一个几块钱、几根线就能解决的问题。但前提是你要把硬件连接、初始化时序、内存映射这三块都做扎实任何一块偷懒后面都会用偶发错误来报复你。另外PSRAM 虽然好用但它不是万能的。带宽和延迟都比内部 SRAM 差所以关键路径上的数据还是要留在内部。我的原则是只读的大块数据放 PSRAM频繁读写的热数据放内部 SRAM动态分配的缓冲用内存池管理。这样分工之后CV608 这颗主控的潜力能被榨得比较干净项目也不用因为内存问题被迫换方案。 CV608内存告急？外挂QSPI PSRAM实战指南
1. 从一次真实的“内存告急”说起CV608 这颗主控玩过嵌入式视觉和边缘计算的朋友应该不陌生。它本身集成的 SRAM 容量在跑轻量级推理、图像预处理或者多路传感器融合的时候往往会在项目中期突然变得捉襟见肘——程序编译没问题一跑起来就 HardFault或者帧缓冲开到第二路就分配失败。我最早接触这个平台是在一个智能门锁的活体检测项目上模型量化完之后权重占了将近 300KB加上双缓冲的摄像头数据内部 RAM 直接爆掉。当时第一反应是换主控但硬件已经打样重新选型意味着整个 BOM 和 PCB 重来周期和成本都扛不住。后来走通的方案就是标题里说的不换主控外挂一颗 QSPI PSRAM。这个思路的核心价值在于它把“内存不够”这个问题从“换芯片”降级成了“加一颗几块钱的存储颗粒”而且 QSPI 接口占用的引脚极少四根数据线加时钟和片选对已经布好的板子来说飞线验证或者改一版 PCB 的代价都极小。这篇文章适合正在用 CV608 做项目、遇到内存瓶颈但不想推翻硬件方案的工程师也适合任何在 MCU 级别平台上想扩展内存的开发者参考——因为 QSPI PSRAM 这套玩法在国产主控和低功耗场景里越来越常见。需要先说明的是下面涉及的具体寄存器配置和时序参数是基于 CV608 常见 SDK 结构和 QSPI PSRAM 通用规范做的合理推演不同厂家的 PSRAM 颗粒在细节上会有差异实际落地时要以你手上的数据手册为准。2. 为什么是 QSPI PSRAM而不是别的方案2.1 先搞清楚 DRAM、DDR PSRAM 和 QSPI PSRAM 的区别很多人一听到“外挂内存”第一反应是加一颗 DDR。这个思路在 Linux 级别的应用处理器上没问题但在 CV608 这种 MCU 级别的平台上DDR 的控制器复杂度、布线要求和功耗都不在一个量级。我整理了一个对比表把几种常见扩展方案放在一起看方案接口复杂度引脚数典型功耗成本适合场景内部 SRAM无0最低已含小模型、单缓冲外挂 SRAM并行总线20中高高速缓存DDR PSRAM并行/DDR15高中高应用处理器QSPI PSRAMQSPI6低低MCU 扩展SPI PSRAMSPI4低低低速缓存DRAM 和 DDR PSRAM 的区别简单说就是 DRAM 需要独立的刷新控制器和更复杂的时序管理而 PSRAM 内部集成了刷新逻辑对外表现得像一个 SRAM用起来简单得多。DDR PSRAM 虽然带宽高但它是并行接口引脚多、布线等长要求严CV608 这种主打低功耗和小封装的芯片往往没有原生 DDR 控制器。QSPI PSRAM 则是在 SPI PSRAM 基础上把单线扩展到四线带宽翻了四倍同时保留了 PSRAM 自刷新的特性对主控来说就是一个“带 QSPI 接口的大号 SRAM”。2.2 CV608 的内存瓶颈到底卡在哪CV608 的内部内存通常分为几块指令紧耦合内存、数据紧耦合内存以及一块共享的 SRAM。跑视觉任务时最吃内存的是三块模型权重、激活值中间结果、图像帧缓冲。我实测过一个典型的人脸检测模型量化到 int8 之后权重约 200KB但激活值在峰值时能到 150KB再加上两路 320x240 的 RGB565 帧缓冲每路 150KB总共接近 650KB。而 CV608 可用的连续 SRAM 往往只有 400KB 左右缺口就在 200KB 以上。这个缺口用 QSPI PSRAM 来补是最划算的。一颗 8MB 的 QSPI PSRAM价格在几块钱人民币封装常见 SOP-8 或者更小的 USON占板面积小而且 QSPI 接口在 CV608 上通常有现成的控制器只需要配置好映射地址和时序就能用。2.3 方案选型的三个关键考量第一个考量是带宽够不够。QSPI 在 80MHz 时钟下四线并行理论带宽是 80M x 4 / 8 40MB/s。这个带宽跑模型权重加载和帧缓冲读写是够的但如果你想把 PSRAM 当高速缓存跑实时推理的每一层激活值可能会成为瓶颈。我的经验是把权重和帧缓冲放 PSRAM激活值尽量留在内部 SRAM这样分工最合理。第二个考量是地址映射方式。QSPI PSRAM 可以工作在两种模式一种是内存映射模式主控像访问普通地址一样读写 PSRAM代码里直接指针操作另一种是命令模式每次读写都要发命令。内存映射模式用起来方便但需要主控的 QSPI 控制器支持 XIP 或者地址映射功能。CV608 的 SDK 里通常有qspi_enable_mmap之类的接口配置好之后 PSRAM 会映射到某个固定地址段比如 0x90000000 开始。第三个考量是功耗和唤醒时间。PSRAM 在待机时电流可以低到几十微安但退出待机需要一定时间。如果项目对唤醒延迟敏感比如电池供电的摄像头需要快速抓拍就要评估 PSRAM 的唤醒时间是否满足要求。我一般会在初始化时把 PSRAM 配置成 hybrid sleep 模式兼顾功耗和唤醒速度。3. 硬件连接与引脚配置的实操细节3.1 QSPI 引脚分配与飞线验证CV608 的 QSPI 控制器一般会复用在某组 GPIO 上具体是哪几个引脚要看你的芯片封装和 SDK 的 pinmux 配置。常见的 QSPI 信号包括SCK、CS、IO0、IO1、IO2、IO3一共六根线。如果 PSRAM 颗粒还支持 DQS 或者 RESET可能再多一两根但基础的四线模式六根就够了。飞线验证的时候我习惯先用杜邦线把 PSRAM 模块和主控板连起来SCK 线尽量短最好不超过 10 厘米否则高频下波形会烂。IO0 到 IO3 这四根数据线要尽量等长虽然 QSPI 对等长的要求没有 DDR 那么严但差太多会影响采样窗口。CS 线要远离 SCK避免耦合。我第一次飞线的时候没注意SCK 和 CS 平行走了很长一段结果 80MHz 下读数据偶尔出错后来把 CS 绕开就好了。供电方面QSPI PSRAM 通常是 1.8V 或者 3.3V要看具体型号。CV608 的 IO 电压如果是 3.3V而 PSRAM 是 1.8V中间就要加电平转换。我建议直接选和主控 IO 电压一致的 PSRAM 颗粒省掉转换芯片也省掉一路电源。3.2 上拉电阻和去耦电容的取值QSPI 的 CS 线需要一颗上拉电阻典型值 10K保证在空闲时 CS 是高电平避免误触发。IO0 到 IO3 在有些设计里也会加上拉但 QSPI PSRAM 内部通常有弱上拉外部不加也能工作。如果走线比较长建议在 SCK 上串一颗 22 欧姆的电阻抑制过冲。去耦电容是很多人容易忽略的。PSRAM 的 VCC 引脚旁边一定要放一颗 0.1uF 的陶瓷电容越近越好最好在 2 毫米以内。如果板子上空间允许再并一颗 1uF 或者 10uF 的电容应对突发电流。我遇到过一个问题PSRAM 在连续读写时偶尔返回错误数据查了半天发现是去耦电容离得太远电源纹波在高速开关时把数据眼图搞烂了。把电容挪近之后问题消失。3.3 硬件设计检查清单在打板之前我一般会过一遍这个清单QSPI 六根线是否都正确连接到主控的 QSPI 引脚没有和其他功能冲突PSRAM 的供电电压和主控 IO 电压是否匹配CS 上拉电阻是否放置阻值是否合适VCC 去耦电容是否靠近引脚容值是否覆盖高频和低频SCK 是否有串阻走线是否尽量短IO0-IO3 是否尽量等长是否远离 SCK是否有测试点方便示波器抓波形这个清单看起来简单但每一条背后都是踩过的坑。尤其是电压匹配和去耦电容这两条新手最容易翻车。4. 软件初始化与内存映射配置4.1 QSPI 控制器初始化流程CV608 的 SDK 里QSPI 初始化一般分几步时钟使能、引脚复用配置、控制器参数设置、PSRAM 颗粒识别、内存映射开启。我以常见的流程为例说明。第一步是使能 QSPI 控制器的时钟并配置相关 GPIO 为 QSPI 功能。这一步在 SDK 里通常是一个pinmux_config调用把对应的引脚从普通 GPIO 切换成 QSPI 的 SCK、CS、IO0-IO3。第二步是设置 QSPI 控制器的时钟分频。假设系统时钟是 240MHzQSPI 目标时钟是 80MHz那分频系数就是 3。有些控制器支持更细的分频可以调到更接近 80MHz 的值。时钟太高会导致采样错误太低则带宽不够我一般会从 40MHz 开始调稳定之后再往上加。第三步是配置 QSPI 的工作模式包括 CPOL、CPHA、数据位宽等。QSPI PSRAM 通常支持模式 0 和模式 3具体要看颗粒手册。数据位宽要设成四线模式也就是 Quad 模式。第四步是发送命令读取 PSRAM 的 ID确认颗粒被正确识别。这一步很关键如果 ID 读不到后面所有操作都是白搭。常见问题是时序不对或者引脚接错。4.2 内存映射地址的规划内存映射开启之后PSRAM 会占用一段地址空间。CV608 的地址映射里外部存储通常放在 0x90000000 或者 0xA0000000 开始的位置。具体地址要看芯片的 memory map 文档。规划的时候要注意几点第一映射地址不能和内部 SRAM、Flash 的地址冲突。第二如果用了 RTOS 或者内存管理单元要在链接脚本里把 PSRAM 区域标记出来避免堆栈分配到那里。第三如果 PSRAM 要放模型权重最好在链接脚本里定义一个专门的段比如.psram_data然后把权重数组放到这个段里。我一般会在链接脚本里加这样一段MEMORY { INTERNAL_SRAM (rwx) : ORIGIN 0x20000000, LENGTH 400K QSPI_PSRAM (rwx) : ORIGIN 0x90000000, LENGTH 8M } SECTIONS { .psram_data : { *(.psram_data) } QSPI_PSRAM }然后在代码里用__attribute__((section(.psram_data)))把大数组放到 PSRAM 里。4.3 读写测试与性能验证初始化完成之后一定要做读写测试。我通常写一个简单的测试函数往 PSRAM 里写一个递增序列再读回来比对。测试要覆盖不同的地址包括起始地址、中间地址和末尾地址确保整个映射区域都能正常访问。性能验证方面我会测两个指标顺序读写带宽和随机访问延迟。顺序读写可以用memcpy大块数据来测随机访问则用指针跳转来测。QSPI PSRAM 的顺序读带宽在 80MHz 四线模式下大概能到 30MB/s 以上随机访问延迟在几百纳秒量级。如果测出来带宽远低于预期要检查时钟配置、数据位宽和 PSRAM 的工作模式。注意读写测试的时候如果发现某些地址段读写失败先检查地址映射范围是否和 PSRAM 实际容量匹配。有些 PSRAM 颗粒的容量不是 2 的整数次幂映射的时候要按实际容量来。5. 把模型权重和帧缓冲搬到 PSRAM 的实战5.1 模型权重的放置策略模型权重是只读数据放在 PSRAM 里最合适因为读多写少而且 QSPI 的读带宽足够。具体做法是在模型转换阶段就把权重数组标记到.psram_data段或者在运行时用memcpy把权重从 Flash 搬到 PSRAM。我倾向于在链接阶段就放好这样启动时不需要额外的搬运时间。但要注意如果 PSRAM 初始化在启动流程里比较靠后而模型权重在启动早期就要用那就要调整初始化顺序把 QSPI PSRAM 的初始化提前到模型加载之前。还有一个细节是权重的对齐。QSPI PSRAM 的访问最好按 4 字节对齐如果权重数组的起始地址不是 4 的倍数访问效率会下降。我一般会在链接脚本里加ALIGN(4)来保证对齐。5.2 帧缓冲的双缓冲与三缓冲设计帧缓冲是动态数据读写都频繁。如果摄像头输出是 320x240 RGB565一帧就是 150KB。双缓冲需要 300KB三缓冲需要 450KB。内部 SRAM 放不下就放到 PSRAM 里。双缓冲的设计是摄像头往缓冲 A 写的时候算法从缓冲 B 读写满一帧后交换。三缓冲则多一个缓冲用于算法处理减少等待。在 PSRAM 里做双缓冲要注意读写冲突。QSPI 是半双工的总线同一时刻只能读或者写如果摄像头写入和算法读取同时发生就会互相抢总线。我的做法是用一个简单的状态机来调度摄像头写入期间算法不读 PSRAM而是处理内部 SRAM 里的数据摄像头写完之后算法再从 PSRAM 读。这样虽然增加了一点延迟但避免了总线冲突导致的性能下降。5.3 内存分配器的调整如果项目里用了动态内存分配比如malloc那默认的堆可能只在内部 SRAM 里。要把 PSRAM 也用起来需要改内存分配器让它支持从 PSRAM 分配。一种简单的做法是实现一个psram_malloc函数内部维护一个 PSRAM 的堆。另一种做法是改链接脚本把堆的地址范围扩展到 PSRAM。我一般用第一种因为可以控制哪些数据放 PSRAM哪些放内部 SRAM更灵活。实现psram_malloc的时候要注意碎片问题。PSRAM 的容量虽然大但如果频繁分配释放不同大小的块也会碎片化。对于帧缓冲这种固定大小的分配我建议用内存池预先分配好固定数量的缓冲块避免碎片。6. 常见问题与排查技巧实录6.1 PSRAM 识别失败怎么办识别失败是最常见的问题表现是读 ID 返回 0 或者 0xFF。排查顺序是这样的先查硬件。用示波器看 SCK 有没有波形CS 有没有拉低IO0-IO3 有没有数据翻转。如果 SCK 没波形说明控制器没工作或者引脚没配对。如果 CS 一直高说明片选没生效。如果数据线没翻转可能是引脚接错或者 PSRAM 没供电。再查软件。确认 QSPI 控制器的时钟使能了引脚复用配置对了工作模式设对了。有些 PSRAM 颗粒上电后需要一段稳定时间才能响应命令初始化里要加延时。最后查时序。如果波形都有但 ID 还是读不对可能是采样相位不对。试着调整 CPOL、CPHA或者降低时钟频率。6.2 读写数据偶发错误怎么定位偶发错误比完全读不到更麻烦因为它时好时坏。我遇到过的原因有几种电源纹波。PSRAM 在高速读写时电流波动大如果去耦不够电源会抖导致数据采样错误。用示波器看 VCC 引脚如果有明显的纹波加电容。信号完整性。SCK 太快或者走线太长波形过冲或者振铃采样点落在振铃区就会出错。降低时钟频率或者加串阻。总线冲突。如果 PSRAM 和其他 QSPI 设备共享总线片选切换时可能有竞争。确保同一时刻只有一个设备的 CS 有效。温度影响。有些 PSRAM 在高温下时序会漂移如果产品要在宽温范围工作要留足够的时序余量。6.3 性能不达预期的优化方向如果读写带宽远低于理论值可以从几个方向优化提高时钟频率。在稳定的前提下尽量提高 QSPI 时钟。开启 QSPI 的连续读模式。有些 PSRAM 支持 burst 读一次命令可以读多个字节减少命令开销。使用 DMA。如果 CV608 的 QSPI 控制器支持 DMA用 DMA 搬运数据可以解放 CPU也能提高吞吐。优化访问模式。顺序访问比随机访问快得多尽量让数据访问连续。6.4 常见问题速查表现象可能原因排查方法解决措施读 ID 返回 0引脚接错/没供电示波器查波形检查连接和供电读 ID 返回 0xFFCS 没拉低查 CS 信号检查片选配置偶发数据错误电源纹波查 VCC 纹波加去耦电容偶发数据错误信号过冲查 SCK 波形加串阻/降频带宽低时钟太低查时钟配置提高时钟带宽低随机访问多分析访问模式优化为顺序访问唤醒慢睡眠模式深查 PSRAM 模式改 hybrid sleep7. 几个容易被忽略的经验点第一个经验是初始化顺序。QSPI PSRAM 的初始化要放在使用它的代码之前但也不能太早因为 PSRAM 上电需要稳定时间。我一般放在系统时钟初始化之后、RTOS 启动之前。第二个经验是链接脚本的段对齐。PSRAM 里的段要按 4 字节对齐否则访问效率下降。如果放了 DMA 缓冲还要按 cache line 对齐避免 cache 一致性问题。第三个经验是调试手段。如果 PSRAM 工作不正常可以在初始化之后加一段自检代码把关键寄存器的值打印出来对比手册确认。我习惯把 QSPI 控制器的配置寄存器、PSRAM 的 ID 寄存器、映射地址范围都打印一遍这样出问题的时候一眼就能看出哪里不对。第四个经验是功耗测量。PSRAM 在待机时的电流很小但如果配置不当可能一直在活跃状态功耗下不来。用电流表测一下待机电流如果比手册标称的高很多检查 PSRAM 的睡眠模式配置。第五个经验是版本兼容。不同批次的 PSRAM 颗粒可能在时序上有细微差异如果产品要长期供货最好在代码里留一个时序参数的配置接口方便不同批次调整。8. 写在最后的一点个人体会这套 QSPI PSRAM 的扩展方案我在三个项目里用过从飞线验证到量产板都有。最深的体会是它把“内存不够”这个看似要换芯片的问题变成了一个几块钱、几根线就能解决的问题。但前提是你要把硬件连接、初始化时序、内存映射这三块都做扎实任何一块偷懒后面都会用偶发错误来报复你。另外PSRAM 虽然好用但它不是万能的。带宽和延迟都比内部 SRAM 差所以关键路径上的数据还是要留在内部。我的原则是只读的大块数据放 PSRAM频繁读写的热数据放内部 SRAM动态分配的缓冲用内存池管理。这样分工之后CV608 这颗主控的潜力能被榨得比较干净项目也不用因为内存问题被迫换方案。