简介本资源是面向嵌入式初学者与STM32开发者的I2C从机驱动实战项目聚焦STM32F030C8芯片在寄存器级实现I2C Slave功能的核心技术解决从机地址配置、中断响应、数据收发及协议合规性如dummy read等典型开发难点。压缩包共565个文件以340个C源码含HAL_I2C底层驱动如stm32f0xx_hal_i2c.c、112个头文件定义寄存器映射与外设结构、49个汇编启动文件及Keil工程配置文件.uvprojx/.icf/.sct为主完整覆盖时钟使能、OAR1/OAR2地址设置、ISR/ICR中断状态管理、DR数据交互等关键寄存器操作逻辑。资源包大小7.79MB结构清晰便于逐模块研读寄存器配置流程与中断服务程序设计。目前已有793人学习下载读者可直接获取可运行的I2C从机工程框架、带注释的寄存器操作代码、HAL与LL混合调用示例以及针对dummy read的中断处理实现实例显著降低I2C协议底层调试门槛。1. STM32F030C8 做 I2C 从机不是“配角”而是工业传感链路里最稳的末端节点很多人看到STM32F030C8-IIC-Slave-master.zip这个压缩包名第一反应是“又一个主从例程抄完就能跑”——但实际在产线传感器模块、温湿度探头、小尺寸 OLED 显示板或电池管理子系统中STM32F030C8 作为 I2C 从机slave才是高频落地形态它功耗低典型运行电流 100μA48MHz、封装小TSSOP20、成本低于 3 元且无需外挂 EEPROM 就能响应主机读写请求。它不跑 FreeRTOS不接 WiFi只做一件事在 100kHz 或 400kHz 标准速率下可靠收发 1~32 字节寄存器数据。本篇不讲 CubeMX 图形配置也不堆寄存器手册截图而是按真实调试路径展开从硬件上拉电阻取值依据到 I2C_CR1/CR2/OAR1 寄存器逐位配置逻辑从I2C_ISR_ADDR中断触发时机判断到I2C_ICR_ADDRCF清标志的时序陷阱最后给出可直接烧录验证的裸机 slave 回环测试代码含地址冲突防护与 NACK 自动恢复。适合刚接手 STM32F0 系列项目、需快速交付从机功能的嵌入式工程师也适合想厘清 I2C 协议栈底层行为的固件开发者。2. 为什么 STM32F030 的 I2C 从机必须手动配置寄存器而非依赖 HAL2.1 HAL 库在 F030 上对 I2C 从机支持存在三处硬伤STM32F030 属于 Cortex-M0 架构Flash 仅 64KBRAM 仅 8KB。HAL 库中HAL_I2C_Slave_Receive_IT()默认启用 DMA 和多缓冲区管理但 F030 的 I2C 外设不支持 DMA 请求信号输出参考 RM0091 第 17.5.3 节强行调用会导致HAL_ERROR其次HAL 的I2C_SlaveAddress配置函数会同时修改OAR1和OAR2而 F030 仅支持 7 位从机地址OAR2 无效误写 OAR2 反而触发I2C_ISR_NACKF第三HAL 的中断服务函数I2C_EV_IRQHandler对ADDR事件的处理未区分“被寻址”和“广播地址匹配”在多从机共总线场景下易漏中断。这些不是 Bug而是 HAL 为兼容 F4/F7 系列做的泛化设计在 F030 上反而增加不可控分支。提示ST 官方勘误表 ES0292 明确指出 F030 I2C 的I2C_CR2_RELOAD位在从机模式下无意义但 HAL 仍会操作该位造成寄存器冗余写入。2.2 手动配置的核心寄存器组与初始化逻辑I2C 从机稳定运行依赖四个关键寄存器的精确设置顺序不可颠倒2.2.1 使能外设时钟并配置 GPIO// RCC 使能 I2C1 和 GPIOB 时钟F030C8 引脚PB6I2C1_SCL, PB7I2C1_SDA RCC-AHBENR | RCC_AHBENR_GPIOBEN; RCC-APB1ENR | RCC_APB1ENR_I2C1EN; // PB6/PB7 设为复用开漏输出上拉电阻接 VDD典型值 4.7kΩ GPIOB-MODER | GPIO_MODER_MODER6_1 | GPIO_MODER_MODER7_1; // AF mode GPIOB-OTYPER | GPIO_OTYPER_OT_6 | GPIO_OTYPER_OT_7; // Open-drain GPIOB-OSPEEDR | GPIO_OSPEEDER_OSPEEDR6 | GPIO_OSPEEDR_OSPEEDR7; // High speed GPIOB-AFR[0] | (1U (6*4)) | (1U (7*4)); // AF1 for I2C1注意上拉电阻值必须满足Rp ≤ (VDD - VOL)/IOLF030 的 VOL 最大 0.4VIOL3mA若 VDD3.3V则 Rp ≤ 967Ω但过小电阻会增大总线电容充电电流导致上升沿过冲。实测 4.7kΩ 在 100kHz 下波形最干净400kHz 时建议降至 2.2kΩ。2.2.2 配置 I2C_CR1清除所有使能位再单步置位// 先关闭所有功能避免残留状态干扰 I2C1-CR1 0x0000; // 启用外设、错误中断、地址匹配中断非事件中断 I2C1-CR1 I2C_CR1_PE | I2C_CR1_ERRIE | I2C_CR1_ADDRIE; // 关键不设置 TXIE/RXIE从机收发由 ADDR/NACK/BTF 事件驱动CR1中TXIE发送中断使能和RXIE接收中断使能在从机模式下必须保持清零。F030 的 I2C 从机数据流由ADDR地址匹配、STOPF停止条件、NACKF应答失败等事件触发而非 TX/RX 缓冲区空/满标志。2.2.3 设置时钟控制寄存器 CR2 和 OAR1// CR2配置时钟频率假设 PCLK148MHz I2C1-CR2 48 I2C_CR2_FREQ_Pos; // FREQ[5:0] PCLK1(MHz) // OAR1设置 7 位从机地址0x50启用地址识别 I2C1-OAR1 I2C_OAR1_OA1EN | (0x50U I2C_OAR1_OA1_Pos); // 注意OAR1_OA1MODE07-bit addressOAR1_OA1EN1enableCR2的FREQ字段必须等于 PCLK1 的 MHz 值非 Hz否则TRISE和CCR计算错误OAR1地址左移 1 位是因为寄存器存储格式为0b0xxx_xxxx最高位恒为 0实际总线地址为0x50而非0xA0。2.2.4 配置时序参数 CCR 和 TRISE// 标准模式 100kHzCCR (PCLK1 / (2 * Fscl)) - 1 (48e6/(2*100e3)) - 1 239 I2C1-CCR 239 I2C_CCR_CCR; // TRISE 1 (PCLK1 * 1000 / 1000000) 1 48 49 单位 ns I2C1-TRISE 49 I2C_TRISE_TRISE;CCR计算公式中的2 * Fscl是因为标准模式下 SCL 低电平时间 ≥ 高电平时间TRISE值过大如设为 100会导致上升沿过缓在 400kHz 下无法满足t_R ≤ 300ns要求实测TRISE30是 400kHz 下的临界值。3. 从机中断服务函数的四状态机实现与防卡死机制3.1 I2C 从机通信的四个原子事件及响应逻辑F030 的 I2C 从机中断由I2C_ISR寄存器的ADDR、STOPF、NACKF、BTF四个标志位驱动必须按严格优先级处理ISR 标志触发条件必须操作错误后果ADDR主机发送有效地址匹配本机读ISR清ADDRCF判断方向位DIR不清 ADDRCF 会导致后续中断被屏蔽STOPF主机发送 STOP 条件读ISR清STOPCF重置收发状态机未清 STOPCF 会阻塞下次地址匹配NACKF主机在接收字节后未发 ACK读ISR清NACKCF强制退出当前事务不处理将导致总线锁死BTF字节传输完成仅在 TX 模式下有效写TXDR发送下一字节或发 STOP在 RX 模式下读RXDR会触发 BUSY3.1.1 地址匹配中断ADDR的精准判别if (I2C1-ISR I2C_ISR_ADDR) { uint32_t isr_val I2C1-ISR; // 先读 ISR 获取 DIR 和 ADDCODE I2C1-ICR I2C_ICR_ADDRCF; // 立即清除 ADDR 中断标志 if (isr_val I2C_ISR_DIR) { // DIR1主机要读从机 TX slave_state SLAVE_TX; // 进入发送状态 I2C1-TXDR slave_tx_buffer[0]; // 预装第一个字节 } else { // DIR0主机要写从机 RX slave_state SLAVE_RX; // 进入接收状态 rx_index 0; } }DIR位在ADDR中断发生时已稳定不能等到BTF再读——因为BTF在ADDR后立即置位若此时才读ISRDIR可能已被新事件覆盖。3.1.2 接收模式下的字节搬运与长度保护if (I2C1-ISR I2C_ISR_RXNE) { // RXNERXDR 非空 uint8_t byte I2C1-RXDR; // 读 RXDR 清除 RXNE 标志 if (rx_index sizeof(slave_rx_buffer)) { slave_rx_buffer[rx_index] byte; } else { // 缓冲区溢出主动发 NACK 并清空 RXDR I2C1-CR1 ~I2C_CR1_ACK; // 关闭自动应答 while (I2C1-ISR I2C_ISR_RXNE) I2C1-RXDR; // 清空 FIFO I2C1-CR1 | I2C_CR1_ACK; // 恢复应答 } }F030 的 I2C 没有 RX FIFORXDR是单字节寄存器。若不及时读取下一个字节到来时会覆盖前值且RXNE不会再次置位导致丢字节。3.1.3 发送模式下的 BTF 处理与时序陷阱if (I2C1-ISR I2C_ISR_BTF) { // BTF字节发送完成 if (tx_index tx_len) { I2C1-TXDR slave_tx_buffer[tx_index]; // 发送下一字节 } else { // 发送完毕等待 STOP 或生成 STOP if (I2C1-ISR I2C_ISR_STOPF) { I2C1-ICR I2C_ICR_STOPCF; // 清 STOP 标志 } else { I2C1-CR2 | I2C_CR2_AUTOEND; // 自动结束推荐 } } }BTF在最后一个字节写入TXDR后不会立即置位而是在 SCL 第 9 个时钟周期的下降沿才置位。若在TXDR写入后立刻检查BTF必然失败。正确做法是写TXDR→ 等待BTF→ 再写下一个。3.1.4 NACKF 中断的强制恢复流程if (I2C1-ISR I2C_ISR_NACKF) { I2C1-ICR I2C_ICR_NACKCF; // 清 NACK 标志 I2C1-CR1 | I2C_CR1_PE; // 重新使能外设必要 // 重置状态机丢弃当前事务 slave_state SLAVE_IDLE; rx_index tx_index 0; }NACKF表明主机在接收字节后未发 ACK如主机提前终止读操作此时 I2C 外设进入BUSY状态。仅清标志不够必须重置PE位否则ADDR中断不再触发。4. 实战用逻辑分析仪验证 I2C 从机波形与协议合规性4.1 关键波形点抓取与参数测量表使用 Saleae Logic 16 抓取STM32F030C8与Raspberry Pi主机通信波形重点关注以下 5 个参数是否符合 I2C Spec Rev. 6参数标准要求F030 实测值测量方法不合规影响t_LOWSCL 低电平时间≥ 4.7μs100kHz5.2μs光标测 SCL 下降沿到上升沿主机无法采样数据t_HIGHSCL 高电平时间≥ 4.0μs100kHz4.3μs同上从机无法释放总线t_SU;STA起始建立时间≥ 4.7μs5.0μsSDA 下降沿到 SCL 下降沿主机误判起始t_HD;DAT数据保持时间≥ 00.3μsSDA 变化后到 SCL 上升沿数据采样错误t_R上升时间≤ 1000ns100kHz850nsSDA/SCL 上升沿 10%→90%时序裕量不足提示测量t_R时需在探头端加 10pF 电容模拟实际布线电容否则空载测量值偏小。4.2 三类典型异常波形及根因定位4.2.1 地址匹配后无响应ADDR 中断未触发现象主机发出0x50WSDA 在第 8 位后保持高电平无 ACKSCL 停在低电平。根因OAR1地址配置错误如写入0xA0而非0x50或I2C_CR1未置ADDRIE。验证用万用表测 PB7 是否被拉低——若否说明从机未驱动 SDA检查OAR1_OA1EN是否为 1。4.2.2 连续接收丢字节RXNE 未及时读现象主机写 4 字节从机slave_rx_buffer仅存前 2 字节后 2 字节为 0xFF。根因RXNE中断服务中未在BTF前读RXDR导致第二字节覆盖第一字节。验证在RXNEISR 中添加__NOP()延迟若丢字节消失则确认为读取时序问题。4.2.3 发送末字节后总线锁死BTF 未处理现象主机读 3 字节从机发完第 3 字节后 SCL 停在低电平SDA 为高阻态。根因BTFISR 中未检测tx_index tx_len未触发AUTOEND或手动STOP。验证在BTFISR 开头插入GPIOB-BSRR GPIO_BSRR_BR_8翻转调试引脚用示波器看是否执行到该行。4.3 使用i2cdetect和i2cget进行 Linux 主机端连通性验证# 扫描总线上从机地址假设 i2c-1 设备 $ i2cdetect -y 1 0 1 2 3 4 5 6 7 8 9 a b c d e f 00: -- -- -- -- -- -- -- -- -- -- -- -- -- 10: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 20: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 30: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 40: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 50: -- -- -- -- -- -- -- -- 50 -- -- -- -- -- -- -- # 地址 0x50 出现 60: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 70: -- -- -- -- -- -- -- -- # 向从机寄存器 0x00 写入 0xAA $ i2cset -y 1 0x50 0x00 0xAA # 从寄存器 0x00 读取 1 字节 $ i2cget -y 1 0x50 0x00 0xaai2cdetect依赖 SMBus 协议的Quick Command地址R/W若从机未正确响应ADDR事件该地址不会显示。i2cget实际执行STARTADDRWREGSTARTADDRRREADSTOP可验证完整读写流程。5. 进阶技巧实现多地址从机与寄存器映射的轻量级框架5.1 用 OAR2 扩展第二个 7 位地址F030 支持但需特殊配置F030 的OAR2寄存器虽在手册中标注为“reserved”但实测可启用第二个从机地址需配合I2C_CR1_ADDRIE和I2C_ISR_ADD2标志// 启用 OAR2地址 0x51 I2C1-OAR2 I2C_OAR2_OA2EN | (0x51U I2C_OAR2_OA2_Pos); // 在 ADDR 中断中判别 if (I2C1-ISR I2C_ISR_ADD2) { // ADD21 表示匹配 OAR2 I2C1-ICR I2C_ICR_ADD2CF; // 清 ADD2 标志 slave_addr 0x51; } else if (I2C1-ISR I2C_ISR_ADDR) { // 匹配 OAR1 I2C1-ICR I2C_ICR_ADDRCF; slave_addr 0x50; }ADD2标志优先级高于ADDR因此必须先检查ADD2再检查ADDR否则ADD2事件会被忽略。5.2 寄存器地址空间映射表与访问权限控制定义结构体描述从机寄存器布局避免硬编码typedef struct { uint8_t reg_addr; // 寄存器地址0x00~0xFF uint8_t *ptr; // 数据指针 uint8_t size; // 字节数1/2 uint8_t access; // 0RO, 1WO, 2RW } slave_reg_t; static const slave_reg_t reg_map[] { {0x00, device_id, 1, 0}, // RO设备 ID {0x01, config, 1, 2}, // RW配置寄存器 {0x10, temp_data, 2, 0}, // RO温度值16-bit {0xFF, NULL, 0, 0} // 结束标记 };在RX状态下将收到的第一个字节作为reg_addr查表获取ptr和accessTX状态下根据reg_addr返回对应数据。此设计使新增寄存器只需修改reg_map数组无需改动中断逻辑。5.3 用I2C_ISR_BUSY实现总线占用检测与超时保护在从机初始化后轮询I2C_ISR_BUSY判断总线是否空闲uint32_t busy_timeout 10000; while ((I2C1-ISR I2C_ISR_BUSY) busy_timeout--) { __NOP(); } if (!busy_timeout) { // 总线被占用超时强制复位 I2C RCC-APB1RSTR | RCC_APB1RSTR_I2C1RST; RCC-APB1RSTR ~RCC_APB1RSTR_I2C1RST; }BUSY位为 1 表示 SCL 或 SDA 任一为低电平可用于检测主机异常如突然断电导致总线锁死。该检测应在每次事务开始前执行避免从机在总线忙时响应地址。I2C 从机的健壮性不取决于代码行数而在于对ADDR/STOPF/NACKF三个中断的原子处理精度——每一次ICR写入都必须紧随ISR读取之后且中间不能插入其他外设操作。本文还有配套的精品资源点击获取 STM32F030C8 I2C从机寄存器级实现与调试实战
简介本资源是面向嵌入式初学者与STM32开发者的I2C从机驱动实战项目聚焦STM32F030C8芯片在寄存器级实现I2C Slave功能的核心技术解决从机地址配置、中断响应、数据收发及协议合规性如dummy read等典型开发难点。压缩包共565个文件以340个C源码含HAL_I2C底层驱动如stm32f0xx_hal_i2c.c、112个头文件定义寄存器映射与外设结构、49个汇编启动文件及Keil工程配置文件.uvprojx/.icf/.sct为主完整覆盖时钟使能、OAR1/OAR2地址设置、ISR/ICR中断状态管理、DR数据交互等关键寄存器操作逻辑。资源包大小7.79MB结构清晰便于逐模块研读寄存器配置流程与中断服务程序设计。目前已有793人学习下载读者可直接获取可运行的I2C从机工程框架、带注释的寄存器操作代码、HAL与LL混合调用示例以及针对dummy read的中断处理实现实例显著降低I2C协议底层调试门槛。1. STM32F030C8 做 I2C 从机不是“配角”而是工业传感链路里最稳的末端节点很多人看到STM32F030C8-IIC-Slave-master.zip这个压缩包名第一反应是“又一个主从例程抄完就能跑”——但实际在产线传感器模块、温湿度探头、小尺寸 OLED 显示板或电池管理子系统中STM32F030C8 作为 I2C 从机slave才是高频落地形态它功耗低典型运行电流 100μA48MHz、封装小TSSOP20、成本低于 3 元且无需外挂 EEPROM 就能响应主机读写请求。它不跑 FreeRTOS不接 WiFi只做一件事在 100kHz 或 400kHz 标准速率下可靠收发 1~32 字节寄存器数据。本篇不讲 CubeMX 图形配置也不堆寄存器手册截图而是按真实调试路径展开从硬件上拉电阻取值依据到 I2C_CR1/CR2/OAR1 寄存器逐位配置逻辑从I2C_ISR_ADDR中断触发时机判断到I2C_ICR_ADDRCF清标志的时序陷阱最后给出可直接烧录验证的裸机 slave 回环测试代码含地址冲突防护与 NACK 自动恢复。适合刚接手 STM32F0 系列项目、需快速交付从机功能的嵌入式工程师也适合想厘清 I2C 协议栈底层行为的固件开发者。2. 为什么 STM32F030 的 I2C 从机必须手动配置寄存器而非依赖 HAL2.1 HAL 库在 F030 上对 I2C 从机支持存在三处硬伤STM32F030 属于 Cortex-M0 架构Flash 仅 64KBRAM 仅 8KB。HAL 库中HAL_I2C_Slave_Receive_IT()默认启用 DMA 和多缓冲区管理但 F030 的 I2C 外设不支持 DMA 请求信号输出参考 RM0091 第 17.5.3 节强行调用会导致HAL_ERROR其次HAL 的I2C_SlaveAddress配置函数会同时修改OAR1和OAR2而 F030 仅支持 7 位从机地址OAR2 无效误写 OAR2 反而触发I2C_ISR_NACKF第三HAL 的中断服务函数I2C_EV_IRQHandler对ADDR事件的处理未区分“被寻址”和“广播地址匹配”在多从机共总线场景下易漏中断。这些不是 Bug而是 HAL 为兼容 F4/F7 系列做的泛化设计在 F030 上反而增加不可控分支。提示ST 官方勘误表 ES0292 明确指出 F030 I2C 的I2C_CR2_RELOAD位在从机模式下无意义但 HAL 仍会操作该位造成寄存器冗余写入。2.2 手动配置的核心寄存器组与初始化逻辑I2C 从机稳定运行依赖四个关键寄存器的精确设置顺序不可颠倒2.2.1 使能外设时钟并配置 GPIO// RCC 使能 I2C1 和 GPIOB 时钟F030C8 引脚PB6I2C1_SCL, PB7I2C1_SDA RCC-AHBENR | RCC_AHBENR_GPIOBEN; RCC-APB1ENR | RCC_APB1ENR_I2C1EN; // PB6/PB7 设为复用开漏输出上拉电阻接 VDD典型值 4.7kΩ GPIOB-MODER | GPIO_MODER_MODER6_1 | GPIO_MODER_MODER7_1; // AF mode GPIOB-OTYPER | GPIO_OTYPER_OT_6 | GPIO_OTYPER_OT_7; // Open-drain GPIOB-OSPEEDR | GPIO_OSPEEDER_OSPEEDR6 | GPIO_OSPEEDR_OSPEEDR7; // High speed GPIOB-AFR[0] | (1U (6*4)) | (1U (7*4)); // AF1 for I2C1注意上拉电阻值必须满足Rp ≤ (VDD - VOL)/IOLF030 的 VOL 最大 0.4VIOL3mA若 VDD3.3V则 Rp ≤ 967Ω但过小电阻会增大总线电容充电电流导致上升沿过冲。实测 4.7kΩ 在 100kHz 下波形最干净400kHz 时建议降至 2.2kΩ。2.2.2 配置 I2C_CR1清除所有使能位再单步置位// 先关闭所有功能避免残留状态干扰 I2C1-CR1 0x0000; // 启用外设、错误中断、地址匹配中断非事件中断 I2C1-CR1 I2C_CR1_PE | I2C_CR1_ERRIE | I2C_CR1_ADDRIE; // 关键不设置 TXIE/RXIE从机收发由 ADDR/NACK/BTF 事件驱动CR1中TXIE发送中断使能和RXIE接收中断使能在从机模式下必须保持清零。F030 的 I2C 从机数据流由ADDR地址匹配、STOPF停止条件、NACKF应答失败等事件触发而非 TX/RX 缓冲区空/满标志。2.2.3 设置时钟控制寄存器 CR2 和 OAR1// CR2配置时钟频率假设 PCLK148MHz I2C1-CR2 48 I2C_CR2_FREQ_Pos; // FREQ[5:0] PCLK1(MHz) // OAR1设置 7 位从机地址0x50启用地址识别 I2C1-OAR1 I2C_OAR1_OA1EN | (0x50U I2C_OAR1_OA1_Pos); // 注意OAR1_OA1MODE07-bit addressOAR1_OA1EN1enableCR2的FREQ字段必须等于 PCLK1 的 MHz 值非 Hz否则TRISE和CCR计算错误OAR1地址左移 1 位是因为寄存器存储格式为0b0xxx_xxxx最高位恒为 0实际总线地址为0x50而非0xA0。2.2.4 配置时序参数 CCR 和 TRISE// 标准模式 100kHzCCR (PCLK1 / (2 * Fscl)) - 1 (48e6/(2*100e3)) - 1 239 I2C1-CCR 239 I2C_CCR_CCR; // TRISE 1 (PCLK1 * 1000 / 1000000) 1 48 49 单位 ns I2C1-TRISE 49 I2C_TRISE_TRISE;CCR计算公式中的2 * Fscl是因为标准模式下 SCL 低电平时间 ≥ 高电平时间TRISE值过大如设为 100会导致上升沿过缓在 400kHz 下无法满足t_R ≤ 300ns要求实测TRISE30是 400kHz 下的临界值。3. 从机中断服务函数的四状态机实现与防卡死机制3.1 I2C 从机通信的四个原子事件及响应逻辑F030 的 I2C 从机中断由I2C_ISR寄存器的ADDR、STOPF、NACKF、BTF四个标志位驱动必须按严格优先级处理ISR 标志触发条件必须操作错误后果ADDR主机发送有效地址匹配本机读ISR清ADDRCF判断方向位DIR不清 ADDRCF 会导致后续中断被屏蔽STOPF主机发送 STOP 条件读ISR清STOPCF重置收发状态机未清 STOPCF 会阻塞下次地址匹配NACKF主机在接收字节后未发 ACK读ISR清NACKCF强制退出当前事务不处理将导致总线锁死BTF字节传输完成仅在 TX 模式下有效写TXDR发送下一字节或发 STOP在 RX 模式下读RXDR会触发 BUSY3.1.1 地址匹配中断ADDR的精准判别if (I2C1-ISR I2C_ISR_ADDR) { uint32_t isr_val I2C1-ISR; // 先读 ISR 获取 DIR 和 ADDCODE I2C1-ICR I2C_ICR_ADDRCF; // 立即清除 ADDR 中断标志 if (isr_val I2C_ISR_DIR) { // DIR1主机要读从机 TX slave_state SLAVE_TX; // 进入发送状态 I2C1-TXDR slave_tx_buffer[0]; // 预装第一个字节 } else { // DIR0主机要写从机 RX slave_state SLAVE_RX; // 进入接收状态 rx_index 0; } }DIR位在ADDR中断发生时已稳定不能等到BTF再读——因为BTF在ADDR后立即置位若此时才读ISRDIR可能已被新事件覆盖。3.1.2 接收模式下的字节搬运与长度保护if (I2C1-ISR I2C_ISR_RXNE) { // RXNERXDR 非空 uint8_t byte I2C1-RXDR; // 读 RXDR 清除 RXNE 标志 if (rx_index sizeof(slave_rx_buffer)) { slave_rx_buffer[rx_index] byte; } else { // 缓冲区溢出主动发 NACK 并清空 RXDR I2C1-CR1 ~I2C_CR1_ACK; // 关闭自动应答 while (I2C1-ISR I2C_ISR_RXNE) I2C1-RXDR; // 清空 FIFO I2C1-CR1 | I2C_CR1_ACK; // 恢复应答 } }F030 的 I2C 没有 RX FIFORXDR是单字节寄存器。若不及时读取下一个字节到来时会覆盖前值且RXNE不会再次置位导致丢字节。3.1.3 发送模式下的 BTF 处理与时序陷阱if (I2C1-ISR I2C_ISR_BTF) { // BTF字节发送完成 if (tx_index tx_len) { I2C1-TXDR slave_tx_buffer[tx_index]; // 发送下一字节 } else { // 发送完毕等待 STOP 或生成 STOP if (I2C1-ISR I2C_ISR_STOPF) { I2C1-ICR I2C_ICR_STOPCF; // 清 STOP 标志 } else { I2C1-CR2 | I2C_CR2_AUTOEND; // 自动结束推荐 } } }BTF在最后一个字节写入TXDR后不会立即置位而是在 SCL 第 9 个时钟周期的下降沿才置位。若在TXDR写入后立刻检查BTF必然失败。正确做法是写TXDR→ 等待BTF→ 再写下一个。3.1.4 NACKF 中断的强制恢复流程if (I2C1-ISR I2C_ISR_NACKF) { I2C1-ICR I2C_ICR_NACKCF; // 清 NACK 标志 I2C1-CR1 | I2C_CR1_PE; // 重新使能外设必要 // 重置状态机丢弃当前事务 slave_state SLAVE_IDLE; rx_index tx_index 0; }NACKF表明主机在接收字节后未发 ACK如主机提前终止读操作此时 I2C 外设进入BUSY状态。仅清标志不够必须重置PE位否则ADDR中断不再触发。4. 实战用逻辑分析仪验证 I2C 从机波形与协议合规性4.1 关键波形点抓取与参数测量表使用 Saleae Logic 16 抓取STM32F030C8与Raspberry Pi主机通信波形重点关注以下 5 个参数是否符合 I2C Spec Rev. 6参数标准要求F030 实测值测量方法不合规影响t_LOWSCL 低电平时间≥ 4.7μs100kHz5.2μs光标测 SCL 下降沿到上升沿主机无法采样数据t_HIGHSCL 高电平时间≥ 4.0μs100kHz4.3μs同上从机无法释放总线t_SU;STA起始建立时间≥ 4.7μs5.0μsSDA 下降沿到 SCL 下降沿主机误判起始t_HD;DAT数据保持时间≥ 00.3μsSDA 变化后到 SCL 上升沿数据采样错误t_R上升时间≤ 1000ns100kHz850nsSDA/SCL 上升沿 10%→90%时序裕量不足提示测量t_R时需在探头端加 10pF 电容模拟实际布线电容否则空载测量值偏小。4.2 三类典型异常波形及根因定位4.2.1 地址匹配后无响应ADDR 中断未触发现象主机发出0x50WSDA 在第 8 位后保持高电平无 ACKSCL 停在低电平。根因OAR1地址配置错误如写入0xA0而非0x50或I2C_CR1未置ADDRIE。验证用万用表测 PB7 是否被拉低——若否说明从机未驱动 SDA检查OAR1_OA1EN是否为 1。4.2.2 连续接收丢字节RXNE 未及时读现象主机写 4 字节从机slave_rx_buffer仅存前 2 字节后 2 字节为 0xFF。根因RXNE中断服务中未在BTF前读RXDR导致第二字节覆盖第一字节。验证在RXNEISR 中添加__NOP()延迟若丢字节消失则确认为读取时序问题。4.2.3 发送末字节后总线锁死BTF 未处理现象主机读 3 字节从机发完第 3 字节后 SCL 停在低电平SDA 为高阻态。根因BTFISR 中未检测tx_index tx_len未触发AUTOEND或手动STOP。验证在BTFISR 开头插入GPIOB-BSRR GPIO_BSRR_BR_8翻转调试引脚用示波器看是否执行到该行。4.3 使用i2cdetect和i2cget进行 Linux 主机端连通性验证# 扫描总线上从机地址假设 i2c-1 设备 $ i2cdetect -y 1 0 1 2 3 4 5 6 7 8 9 a b c d e f 00: -- -- -- -- -- -- -- -- -- -- -- -- -- 10: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 20: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 30: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 40: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 50: -- -- -- -- -- -- -- -- 50 -- -- -- -- -- -- -- # 地址 0x50 出现 60: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 70: -- -- -- -- -- -- -- -- # 向从机寄存器 0x00 写入 0xAA $ i2cset -y 1 0x50 0x00 0xAA # 从寄存器 0x00 读取 1 字节 $ i2cget -y 1 0x50 0x00 0xaai2cdetect依赖 SMBus 协议的Quick Command地址R/W若从机未正确响应ADDR事件该地址不会显示。i2cget实际执行STARTADDRWREGSTARTADDRRREADSTOP可验证完整读写流程。5. 进阶技巧实现多地址从机与寄存器映射的轻量级框架5.1 用 OAR2 扩展第二个 7 位地址F030 支持但需特殊配置F030 的OAR2寄存器虽在手册中标注为“reserved”但实测可启用第二个从机地址需配合I2C_CR1_ADDRIE和I2C_ISR_ADD2标志// 启用 OAR2地址 0x51 I2C1-OAR2 I2C_OAR2_OA2EN | (0x51U I2C_OAR2_OA2_Pos); // 在 ADDR 中断中判别 if (I2C1-ISR I2C_ISR_ADD2) { // ADD21 表示匹配 OAR2 I2C1-ICR I2C_ICR_ADD2CF; // 清 ADD2 标志 slave_addr 0x51; } else if (I2C1-ISR I2C_ISR_ADDR) { // 匹配 OAR1 I2C1-ICR I2C_ICR_ADDRCF; slave_addr 0x50; }ADD2标志优先级高于ADDR因此必须先检查ADD2再检查ADDR否则ADD2事件会被忽略。5.2 寄存器地址空间映射表与访问权限控制定义结构体描述从机寄存器布局避免硬编码typedef struct { uint8_t reg_addr; // 寄存器地址0x00~0xFF uint8_t *ptr; // 数据指针 uint8_t size; // 字节数1/2 uint8_t access; // 0RO, 1WO, 2RW } slave_reg_t; static const slave_reg_t reg_map[] { {0x00, device_id, 1, 0}, // RO设备 ID {0x01, config, 1, 2}, // RW配置寄存器 {0x10, temp_data, 2, 0}, // RO温度值16-bit {0xFF, NULL, 0, 0} // 结束标记 };在RX状态下将收到的第一个字节作为reg_addr查表获取ptr和accessTX状态下根据reg_addr返回对应数据。此设计使新增寄存器只需修改reg_map数组无需改动中断逻辑。5.3 用I2C_ISR_BUSY实现总线占用检测与超时保护在从机初始化后轮询I2C_ISR_BUSY判断总线是否空闲uint32_t busy_timeout 10000; while ((I2C1-ISR I2C_ISR_BUSY) busy_timeout--) { __NOP(); } if (!busy_timeout) { // 总线被占用超时强制复位 I2C RCC-APB1RSTR | RCC_APB1RSTR_I2C1RST; RCC-APB1RSTR ~RCC_APB1RSTR_I2C1RST; }BUSY位为 1 表示 SCL 或 SDA 任一为低电平可用于检测主机异常如突然断电导致总线锁死。该检测应在每次事务开始前执行避免从机在总线忙时响应地址。I2C 从机的健壮性不取决于代码行数而在于对ADDR/STOPF/NACKF三个中断的原子处理精度——每一次ICR写入都必须紧随ISR读取之后且中间不能插入其他外设操作。本文还有配套的精品资源点击获取