AERIS-10 开源相控阵雷达实战指南10.5 GHz 脉冲雷达从代码到 3 km 探测【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR上电、等电源时序和时钟锁定你电脑上的 PyQt6 仪表盘就会显示实时距离-多普勒图每个亮点是一个目标标着距离、径向速度和 GPS 位置。这就是 AERIS-10 开源相控阵雷达——10.5 GHz 脉冲线性调频PLFM系统电子波束 ±45° 扫描加 360° 机械旋转分 3 km 和 20 km 两个版本。原理图、Gerber、MCU 固件、FPGA RTL、GUI 全部开放适合想从零搭一台雷达的研究者、无人机开发者和 SDR 玩家。开机后AERIS-10 相控阵雷达会显示什么启动 GUI 后你会看到四样东西实时距离-多普勒图、检测目标列表带方位和距离、地图靠机载 GPS/IMU 校正位置俯仰、以及 AGC 监控页接收电平、增益状态、饱和指示。硬件侧在同时做的事DAC 持续发射 LFM 啁啾4 片 ADAR1000 相移器按指令转动 16 个通道的相位波束在 ±45° 范围内无机械移动地扫过空域转台由步进电机驱动靠滑环解决旋转供电。项目当前是 Alpha 状态README 里的状态徽章写得很清楚功能在持续补齐但信号链是完整可跑的——这决定了你适合把它当学习实验平台而不是直接出货的产品。从 10.5 GHz 啁啾到目标点三级信号链整个系统是一条波形生成 → 空口收发 → 数字处理 → 主机可视化的流水线理解这一条线比背硬件清单有用得多输入FPGA 用 DAC 生成 LFM 啁啾2×LTC5552 混频器上变频到 10.5 GHzADAR1000 相移器对 16 个 TX 通道做波束成形天线阵列辐射出去。核心处理回波经 ADTR1107 前端RX 低噪放 TX 功放下变频AD9484 在 400 MHz 采样域数字化。FPGA 内部依次做 I/Q 下变频NCOCICFIR、基于 FFT 的脉冲压缩、距离-多普勒处理每帧 32 个啁啾、64 个距离门、MTI 滤波、CFAR 恒虚警检测。输出检测帧经 FT2232H USB 流式传到 Python GUI 渲染。板卡与器件分工一览组件职责关键规格电源板多路电压供给 时序上电/下电时序由 MCU 控制频率合成板时钟 本振AD9523-1 低抖动时钟发生器 2×ADF4382A 频率合成器为 TX/RX/DAC/ADC/FPGA 提供相位对齐参考主板信号链 系统控制STM32F746 Artix-7 FPGAXC7A50T FTG256新目标板为 XC7A200T 4×ADAR1000 16×ADTR1107 2×LTC5552 AD9484功放板 ×16TX 功率放大仅 20 km 版QPA2962 GaN10 W/通道Vgs 由 DAC5578 闭环校准天线阵列收发8×16 贴片3 km 版或 32×16 介质填充槽孔波导20 km 版机械结构360° 旋转步进电机 滑环 散热风扇 外壳STM32 还负责一串杂活AD9523/ADF4382/ADAR1000 初始化、16 路功放电流监测5 mΩ 分流 INA241A3 ×50 放大ADS7830 采集、8 路热敏电阻测温超阈值自动开风扇、UM982 GPS 与 GY-85 IMU 融合、步进电机控制。两个版本的规格3 km 与 20 km参数AERIS-10NAERIS-10X工作频率10.5 GHz10.5 GHz最大探测距离3 km20 km天线8×16 贴片阵列32×16 介质填充槽孔波导电子波束扫描±45°±45°机械扫描360° 步进电机360° 步进电机发射功率约 1 W ×1610 W ×16GaN 功放从零到第一次回波五步搭建流程第 1 步拿到代码。git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR cd PLFM_RADAR这一条命令把原理图、生产文件、固件、GUI 全部拉到本地仓库目录结构就是文档4_开头是硬件、9_Firmware/是三层固件、docs/是文档站。第 2 步环境准备。GUI 只需要 Python 3.8 和一份依赖清单pip install -r 9_Firmware/9_3_GUI/requirements_v7.txt python 9_Firmware/9_3_GUI/GUI_V7_PyQt.py前两行装 PyQt6/numpy/matplotlib 等依赖并打开仪表盘没有硬件时它照样能跑后面最小验证一节会说怎么喂数据。注意版本GUI 依赖里 pyftdi、scipy、scikit-learn、filterpy 都是可选项装不上时 GUI 自动降级别为它们卡住而要跑仓库的开发工具链ruff/pytestpyproject.toml 要求 Python 3.12。改 FPGA 需要 Vivado2022.x 起均可本地回归测试则用 iverilog 就行。第 3 步核心硬件。五套生产文件在 4_Schematics and Boards Layout/4_7_Production Files主板、功放板、贴片天线板、电源板、频率合成板各自带 BOM 和 CPL贴装坐标文件Gerber 直接可下单。原理图在同级 4_6_Schematics外壳、波导件、滑环等机械图纸在 8_Utils/Mechanical_Drawings。20 km 版要多焊 16 块功放板。封装坑FPGA 有 XC7A50TFTG256和 XC7A200TFBG484两种目标constraints/ 目录里按板子分文件选错约束时序一定不收敛。射频坑10.5 GHz 走线和 16 路功放通道的去耦/匹配按原理图走别自由发挥。第 4 步首次上电。按 Bring-Up 指南 的顺序来它把能观察到什么、什么时候该中止都写死了先检查跳线和板级默认配置 → 关射频发射路径上电并立刻记录电流 → 烧 FPGA 确认 DONE/INIT_COMPLETE → 确认 AD9523 时钟和 ADF4382 LO 锁定 → ADAR1000 通信回读 → 再查数据通路ADC→DDC→匹配滤波→USB→ 最后才上功放偏置和射频激活。任何一步电流异常、锁频不一致、回读失败都立即停别硬推。第 5 步看到第一个有效输出。接上 FT2232H 主机链路后跑自带冒烟测试python 9_Firmware/9_3_GUI/smoke_test.py ./9_Firmware/9_2_FPGA/run_regression.sh --quick第一行让 FPGA 做 BRAM/CIC/FFT 自检并回报 PASS/FAIL加--live走真实硬件不带参数是 mock 模式第二行在本地跑 FPGA 回归套件确认你手边的代码基线是绿的。之后再打开 GUI 接实机数据第一个有效输出就是带目标标注的距离-多普勒帧。还没有硬件先把这套最小验证跑起来这是仓库里容易被忽略的一条路所有数字处理链路都能在没有一块板的情况下先验证适合动手前先建立信心。mock 自检smoke_test.py默认模式不碰硬件直接模拟 FPGA 自检流程能先确认你装依赖没装坏。数据回放v7/replay.py 的回放引擎自动识别三种数据源——FPGA 协同仿真目录.npy、原始 IQ 立方体、HDF5 录波仓库里就带了样例 test_radar_data.csv1.6 万行 IQ 采样。更关键的是v7/software_fpga.py提供了一份位精确的软件 FPGA在仪表盘里改控制寄存器整条信号链会按新参数重新处理回放数据等于不用硬件就能调处理链。FPGA 回归run_regression.sh用 iverilog 编译 tb/ 下全部测试台并对照 tb/golden/ 的参考结果--quick跳过长集成测试。MCU 单测与跨层契约9_Firmware/9_1_Microcontroller/tests/ 有带 Makefile 的主机侧测试bring-up 文档记录的是 15/15 通过9_Firmware/tests/cross_layer/则校验 STM32 设置、参考实现与 FPGA 之间的协议契约。把 mock 自检 回放 回归全跑绿你的开发环境就算就绪等硬件到了可以直接进入 bring-up 流程。三个真正能改善探测性能的调优方向1. 阵列方向图波束成形系数/加窗改什么天线阵列的加权窗口主瓣宽度换副瓣电平。 怎么改5_Simulations/ 里有阵列方向图仿真脚本和现成的 Kaiser 窗约 -25 dB对比结果改系数后重跑仿真对比副瓣。 改善什么副瓣压低后强旁瓣方向的杂波误报明显减少代价是主瓣略变宽。2. FPGA 脉冲压缩链路改什么匹配滤波器和抽取/FFT 参数9_Firmware/9_2_FPGA/ 下的matched_filter_processing_chain.v、cic_decimator_4x_enhanced.v等。 怎么改改完必须跑run_regression.sh并对照tb/golden/的参考输出仓库里每个处理模块都有独立 tb 可以只跑局部。 改善什么距离门旁瓣和抽取后的频谱泄漏控制更好弱目标更容易被 CFAR 抓出来。3. 跨层 AGC 环路改什么FPGA/STM32/GUI 三层的混合自动增益控制参数MCU 侧逻辑在 ADAR1000_AGC 相关源文件里。 怎么改在 GUI 的 AGC Monitor 页观察电平和饱和指标配合 diag_log 的串口诊断日志调。 改善什么近处强目标不再把远处弱目标淹没这是实测中调收益最快的一环。进阶方向每条都值得单独开 issue 讨论自定义发射波形9_Firmware/9_2_FPGA/下有啁啾 LUT 和分段长啁啾的 mem 文件换成自己的波形重生成 LUT 即可阵列规模扩展从 16 通道加到更多 ADAR1000 通道波束更窄、角分辨率更好多普勒帧率与 MTI 阶数调整在速度分辨率和静止杂波抑制之间找平衡目标级二次开发在 GUI 的跟踪/聚类模块依赖 scikit-learn filterpy上挂你自己的分类器能拿它做什么三个落地场景与边界低空目标监测校园/厂区3 km 版覆盖这个半径绰绰有余±45° 电子扫描 360° 转台可以组全向监视。到不了的地方20 km 级探测必须上 10X 版GaN 功放 波导阵列且 10.5 GHz 大功率发射在多数地区有射频法规约束先查当地规定再开机。波束成形与脉冲压缩教学/研究从 ADC 采样到 CFAR 的每一级都有独立源码和测试台FPGA 流水线可以逐模块仿真验证适合做课程项目或论文实验平台。边界项目是 Alpha 状态README 明确标注 Work in Progress别指望它开箱即用。射频 FPGA 嵌入式全栈练手一次项目能覆盖多板 RF 焊接、16 通道相位校准、功放 Vgs 闭环偏置、跨时钟域设计、USB 数据链路和跨层 AGC这个练手密度单板雷达给不了。边界16 块功放板10X 版和滑环/转台的机械工艺对纯软件背景的读者是实打实的门槛。新手最常卡住的两个问题以及接下来的路QGUI 装完依赖起不来先查什么A先确认用的是 requirements_v7.txt 这份清单PyQt6≥6.5报错若指向 pyftdi/scipy/scikit-learn/filterpy 可以直接忽略它们是可选依赖GUI 会自动降级。Q首次上电后没有回波从哪一步开始查A从 Bring-Up 指南 的第一步倒查先量电流是否异常再依次确认时钟状态脚、LO 锁定 GPIO、FPGA DONE 信号、ADAR1000 回读它列的中止条件异常电流、锁频不一致、回读失败出现任何一条就停别往下推。下一步的具体动作手上已经有板的打开 Bring-Up 指南 照着逐条勾要改信号处理的进 9_Firmware/9_2_FPGA/约束在constraints/、各目标板构建脚本在scripts/、回归入口是run_regression.sh要改 MCU 逻辑的进 9_Firmware/9_1_Microcontroller/固件和单测都在里面。架构细节看 Architecture 页实现过程看 Implementation Log遇到问题按 CONTRIBUTING.md 的规范开 issue。许可一句话硬件设计文件为 CERN-OHL-P v2固件与软件为 MIT可商用可修改保留版权声明即可。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考 AERIS-10 开源相控阵雷达实战指南：10.5 GHz 脉冲雷达从代码到 3 km 探测
AERIS-10 开源相控阵雷达实战指南10.5 GHz 脉冲雷达从代码到 3 km 探测【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR上电、等电源时序和时钟锁定你电脑上的 PyQt6 仪表盘就会显示实时距离-多普勒图每个亮点是一个目标标着距离、径向速度和 GPS 位置。这就是 AERIS-10 开源相控阵雷达——10.5 GHz 脉冲线性调频PLFM系统电子波束 ±45° 扫描加 360° 机械旋转分 3 km 和 20 km 两个版本。原理图、Gerber、MCU 固件、FPGA RTL、GUI 全部开放适合想从零搭一台雷达的研究者、无人机开发者和 SDR 玩家。开机后AERIS-10 相控阵雷达会显示什么启动 GUI 后你会看到四样东西实时距离-多普勒图、检测目标列表带方位和距离、地图靠机载 GPS/IMU 校正位置俯仰、以及 AGC 监控页接收电平、增益状态、饱和指示。硬件侧在同时做的事DAC 持续发射 LFM 啁啾4 片 ADAR1000 相移器按指令转动 16 个通道的相位波束在 ±45° 范围内无机械移动地扫过空域转台由步进电机驱动靠滑环解决旋转供电。项目当前是 Alpha 状态README 里的状态徽章写得很清楚功能在持续补齐但信号链是完整可跑的——这决定了你适合把它当学习实验平台而不是直接出货的产品。从 10.5 GHz 啁啾到目标点三级信号链整个系统是一条波形生成 → 空口收发 → 数字处理 → 主机可视化的流水线理解这一条线比背硬件清单有用得多输入FPGA 用 DAC 生成 LFM 啁啾2×LTC5552 混频器上变频到 10.5 GHzADAR1000 相移器对 16 个 TX 通道做波束成形天线阵列辐射出去。核心处理回波经 ADTR1107 前端RX 低噪放 TX 功放下变频AD9484 在 400 MHz 采样域数字化。FPGA 内部依次做 I/Q 下变频NCOCICFIR、基于 FFT 的脉冲压缩、距离-多普勒处理每帧 32 个啁啾、64 个距离门、MTI 滤波、CFAR 恒虚警检测。输出检测帧经 FT2232H USB 流式传到 Python GUI 渲染。板卡与器件分工一览组件职责关键规格电源板多路电压供给 时序上电/下电时序由 MCU 控制频率合成板时钟 本振AD9523-1 低抖动时钟发生器 2×ADF4382A 频率合成器为 TX/RX/DAC/ADC/FPGA 提供相位对齐参考主板信号链 系统控制STM32F746 Artix-7 FPGAXC7A50T FTG256新目标板为 XC7A200T 4×ADAR1000 16×ADTR1107 2×LTC5552 AD9484功放板 ×16TX 功率放大仅 20 km 版QPA2962 GaN10 W/通道Vgs 由 DAC5578 闭环校准天线阵列收发8×16 贴片3 km 版或 32×16 介质填充槽孔波导20 km 版机械结构360° 旋转步进电机 滑环 散热风扇 外壳STM32 还负责一串杂活AD9523/ADF4382/ADAR1000 初始化、16 路功放电流监测5 mΩ 分流 INA241A3 ×50 放大ADS7830 采集、8 路热敏电阻测温超阈值自动开风扇、UM982 GPS 与 GY-85 IMU 融合、步进电机控制。两个版本的规格3 km 与 20 km参数AERIS-10NAERIS-10X工作频率10.5 GHz10.5 GHz最大探测距离3 km20 km天线8×16 贴片阵列32×16 介质填充槽孔波导电子波束扫描±45°±45°机械扫描360° 步进电机360° 步进电机发射功率约 1 W ×1610 W ×16GaN 功放从零到第一次回波五步搭建流程第 1 步拿到代码。git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR cd PLFM_RADAR这一条命令把原理图、生产文件、固件、GUI 全部拉到本地仓库目录结构就是文档4_开头是硬件、9_Firmware/是三层固件、docs/是文档站。第 2 步环境准备。GUI 只需要 Python 3.8 和一份依赖清单pip install -r 9_Firmware/9_3_GUI/requirements_v7.txt python 9_Firmware/9_3_GUI/GUI_V7_PyQt.py前两行装 PyQt6/numpy/matplotlib 等依赖并打开仪表盘没有硬件时它照样能跑后面最小验证一节会说怎么喂数据。注意版本GUI 依赖里 pyftdi、scipy、scikit-learn、filterpy 都是可选项装不上时 GUI 自动降级别为它们卡住而要跑仓库的开发工具链ruff/pytestpyproject.toml 要求 Python 3.12。改 FPGA 需要 Vivado2022.x 起均可本地回归测试则用 iverilog 就行。第 3 步核心硬件。五套生产文件在 4_Schematics and Boards Layout/4_7_Production Files主板、功放板、贴片天线板、电源板、频率合成板各自带 BOM 和 CPL贴装坐标文件Gerber 直接可下单。原理图在同级 4_6_Schematics外壳、波导件、滑环等机械图纸在 8_Utils/Mechanical_Drawings。20 km 版要多焊 16 块功放板。封装坑FPGA 有 XC7A50TFTG256和 XC7A200TFBG484两种目标constraints/ 目录里按板子分文件选错约束时序一定不收敛。射频坑10.5 GHz 走线和 16 路功放通道的去耦/匹配按原理图走别自由发挥。第 4 步首次上电。按 Bring-Up 指南 的顺序来它把能观察到什么、什么时候该中止都写死了先检查跳线和板级默认配置 → 关射频发射路径上电并立刻记录电流 → 烧 FPGA 确认 DONE/INIT_COMPLETE → 确认 AD9523 时钟和 ADF4382 LO 锁定 → ADAR1000 通信回读 → 再查数据通路ADC→DDC→匹配滤波→USB→ 最后才上功放偏置和射频激活。任何一步电流异常、锁频不一致、回读失败都立即停别硬推。第 5 步看到第一个有效输出。接上 FT2232H 主机链路后跑自带冒烟测试python 9_Firmware/9_3_GUI/smoke_test.py ./9_Firmware/9_2_FPGA/run_regression.sh --quick第一行让 FPGA 做 BRAM/CIC/FFT 自检并回报 PASS/FAIL加--live走真实硬件不带参数是 mock 模式第二行在本地跑 FPGA 回归套件确认你手边的代码基线是绿的。之后再打开 GUI 接实机数据第一个有效输出就是带目标标注的距离-多普勒帧。还没有硬件先把这套最小验证跑起来这是仓库里容易被忽略的一条路所有数字处理链路都能在没有一块板的情况下先验证适合动手前先建立信心。mock 自检smoke_test.py默认模式不碰硬件直接模拟 FPGA 自检流程能先确认你装依赖没装坏。数据回放v7/replay.py 的回放引擎自动识别三种数据源——FPGA 协同仿真目录.npy、原始 IQ 立方体、HDF5 录波仓库里就带了样例 test_radar_data.csv1.6 万行 IQ 采样。更关键的是v7/software_fpga.py提供了一份位精确的软件 FPGA在仪表盘里改控制寄存器整条信号链会按新参数重新处理回放数据等于不用硬件就能调处理链。FPGA 回归run_regression.sh用 iverilog 编译 tb/ 下全部测试台并对照 tb/golden/ 的参考结果--quick跳过长集成测试。MCU 单测与跨层契约9_Firmware/9_1_Microcontroller/tests/ 有带 Makefile 的主机侧测试bring-up 文档记录的是 15/15 通过9_Firmware/tests/cross_layer/则校验 STM32 设置、参考实现与 FPGA 之间的协议契约。把 mock 自检 回放 回归全跑绿你的开发环境就算就绪等硬件到了可以直接进入 bring-up 流程。三个真正能改善探测性能的调优方向1. 阵列方向图波束成形系数/加窗改什么天线阵列的加权窗口主瓣宽度换副瓣电平。 怎么改5_Simulations/ 里有阵列方向图仿真脚本和现成的 Kaiser 窗约 -25 dB对比结果改系数后重跑仿真对比副瓣。 改善什么副瓣压低后强旁瓣方向的杂波误报明显减少代价是主瓣略变宽。2. FPGA 脉冲压缩链路改什么匹配滤波器和抽取/FFT 参数9_Firmware/9_2_FPGA/ 下的matched_filter_processing_chain.v、cic_decimator_4x_enhanced.v等。 怎么改改完必须跑run_regression.sh并对照tb/golden/的参考输出仓库里每个处理模块都有独立 tb 可以只跑局部。 改善什么距离门旁瓣和抽取后的频谱泄漏控制更好弱目标更容易被 CFAR 抓出来。3. 跨层 AGC 环路改什么FPGA/STM32/GUI 三层的混合自动增益控制参数MCU 侧逻辑在 ADAR1000_AGC 相关源文件里。 怎么改在 GUI 的 AGC Monitor 页观察电平和饱和指标配合 diag_log 的串口诊断日志调。 改善什么近处强目标不再把远处弱目标淹没这是实测中调收益最快的一环。进阶方向每条都值得单独开 issue 讨论自定义发射波形9_Firmware/9_2_FPGA/下有啁啾 LUT 和分段长啁啾的 mem 文件换成自己的波形重生成 LUT 即可阵列规模扩展从 16 通道加到更多 ADAR1000 通道波束更窄、角分辨率更好多普勒帧率与 MTI 阶数调整在速度分辨率和静止杂波抑制之间找平衡目标级二次开发在 GUI 的跟踪/聚类模块依赖 scikit-learn filterpy上挂你自己的分类器能拿它做什么三个落地场景与边界低空目标监测校园/厂区3 km 版覆盖这个半径绰绰有余±45° 电子扫描 360° 转台可以组全向监视。到不了的地方20 km 级探测必须上 10X 版GaN 功放 波导阵列且 10.5 GHz 大功率发射在多数地区有射频法规约束先查当地规定再开机。波束成形与脉冲压缩教学/研究从 ADC 采样到 CFAR 的每一级都有独立源码和测试台FPGA 流水线可以逐模块仿真验证适合做课程项目或论文实验平台。边界项目是 Alpha 状态README 明确标注 Work in Progress别指望它开箱即用。射频 FPGA 嵌入式全栈练手一次项目能覆盖多板 RF 焊接、16 通道相位校准、功放 Vgs 闭环偏置、跨时钟域设计、USB 数据链路和跨层 AGC这个练手密度单板雷达给不了。边界16 块功放板10X 版和滑环/转台的机械工艺对纯软件背景的读者是实打实的门槛。新手最常卡住的两个问题以及接下来的路QGUI 装完依赖起不来先查什么A先确认用的是 requirements_v7.txt 这份清单PyQt6≥6.5报错若指向 pyftdi/scipy/scikit-learn/filterpy 可以直接忽略它们是可选依赖GUI 会自动降级。Q首次上电后没有回波从哪一步开始查A从 Bring-Up 指南 的第一步倒查先量电流是否异常再依次确认时钟状态脚、LO 锁定 GPIO、FPGA DONE 信号、ADAR1000 回读它列的中止条件异常电流、锁频不一致、回读失败出现任何一条就停别往下推。下一步的具体动作手上已经有板的打开 Bring-Up 指南 照着逐条勾要改信号处理的进 9_Firmware/9_2_FPGA/约束在constraints/、各目标板构建脚本在scripts/、回归入口是run_regression.sh要改 MCU 逻辑的进 9_Firmware/9_1_Microcontroller/固件和单测都在里面。架构细节看 Architecture 页实现过程看 Implementation Log遇到问题按 CONTRIBUTING.md 的规范开 issue。许可一句话硬件设计文件为 CERN-OHL-P v2固件与软件为 MIT可商用可修改保留版权声明即可。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考