做模拟IC的人多少都遇过这种怪事仿真里跑得好好的运放流片回来一量工作点输出电压不是偏了就是干脆没输出。查来查去问题往往不在放大器本身而在喂它那口“饭”的偏置产生电路。偏置电路这四个字看起来基础但整个芯片的增益、噪声、带宽、功耗全拴在这条不起眼的直流链路上。这篇就围绕偏置产生电路Bias Generation Circuit拆开讲讲它到底在解决什么问题、经典架构怎么选、启动电路为什么是最大的坑、流片后偏置出问题该怎么查。不管你是刚入门模拟IC的学生还是正在做项目的工程师这篇文章都适合当一份偏置设计的实用自查清单。1. 偏置电路决定芯片命运的那个“直流坐标系”1.1 偏置的“基准”作用增益、噪声、带宽都从这里来很多人把偏置电路理解成“随便给个电流就行”这是最大的误解。偏置电路本质上是给芯片建立一套直流坐标系每个管子工作在哪个区、流过多少电流、输出电压落在哪个电平都由它决定。这套坐标系只要偏移一点后面所有模块的性能都会跟着偏。举个例子你就明白了。一个最简单的共源放大器栅极偏置电压直接决定静态漏电流。偏置电压从600mV挪到700mV在很多工艺下电流可能从1微安飙到100微安增益从40dB掉到20dB都不意外。更麻烦的是温度从-40°C到125°C阈值电压Vth会漂移近百毫伏工艺角从FF到SSVth又能再偏几十毫伏。如果你只是拿电阻从电源电压分压得到一个“看起来差不多”的偏置那整个芯片的工作点会跟着PVT四处游走性能根本稳不住。我做过一个LDO项目误差放大器的偏置电流设计值是10μA因为版图走线问题实际只剩不到2μA。结果是带宽从5MHz直接掉到1.2MHz负载瞬态响应变差输出过冲从50mV变成180mV。问题的根源不是放大器结构而是偏置没喂饱。偏置电路就是这种角色——它不直接决定性能上限但它决定你还能不能摸到那个上限。1.2 一个偏置电路要过的四道关设计偏置电路核心是过四道关电源抑制、温度稳定性、工艺角稳定性、启动可靠性。四道关各有各的坑我逐个说。电源抑制指的是VDD波动时偏置电流能稳多少。一颗芯片工作电压标称3.3V实际上电池供电可能从4.2V一路掉到3.0V如果偏置电流跟着电源电压大幅变化系统指标就会跟着变。好的电流基准能把电源调整率做到1%/V以内也就是电源变1V电流最多变1%。温度稳定性更直白因为在汽车电子里-40°C到125°C是必修课。没有补偿的偏置电流在这个范围内漂30%到50%都不稀奇。工艺角稳定性则考验你的电路结构能不能扛住FF和SS这两个极端角落。加上启动可靠性就是上电后电路必须脱离零电流态正常进入工作点。这四道关不是每个场景都要做到极致。低功耗IoT里一个微安级基准的核心功耗可能占整个芯片预算的很大比例你在“足够稳”和“不太费电”之间要反复权衡。我的习惯是先列一个偏置预算表把每个模块需要多少电流、允许多少漂移写清楚再倒推基准该用哪种结构。2. 经典偏置架构电流镜、自偏置与带隙基准2.1 电流镜偏置电路的基本积木电流镜是整个偏置世界的地基。它的原理很朴素两个MOS管栅极连在一起栅源电压相同如果两个管子的宽长比相同那么工作在饱和区时漏电流就相同。这就像两个直径一样的水管水压一样流量自然一样。但实际做起来有两个误差源。第一是沟道长度调制效应两个管子即使Vgs相同如果Vds不同电流也会有偏差。Vds差0.1V短沟道器件电流可能差百分之十几。解决办法很简单粗暴把L取大一点沟道长度调制系数λ就变小匹配精度就上来。我一般要求镜像管的最小L不低于工艺最小L的三倍对匹配要求高的地方直接上到1μm以上。第二个误差源是工艺失配这个放到第五章版图部分细说。如果电流精度要求更高就把电流镜改成共源共栅结构输出阻抗能从几十千欧提升到几兆欧Vds变化对电流的影响几乎可以忽略。代价是消耗电压裕度——每加一层cascode至少多压一个Vdsat低电源电压场景要精打细算。设计一个电流镜的时候我习惯先画一个单位管然后用单位管的并联来得到需要的比例。比如需要1:10的复制比就画并联的10个单位管而不是直接把W拉大十倍。这样版图匹配、宽长比定义都方便很多。2.2 自偏置电流源构造与电源无关的电流电流镜本身不能产生电流它只是复制电流。真正核心的问题是那个“种子电流”从哪来最简单的思路是用电阻从电源电压拉一个电流出来但这样得到的电流跟VDD强相关。想要电源无关偏置就要用自偏置结构。自偏置的核心思想是利用两个尺寸成比例、源端退化电阻不同的管子把Vgs的差值“翻译”成一个电流。M1的宽长比是M2的K倍M1源极接电阻RM2源极直接接地两个管子栅极短接。因为M1的宽长比更大它的过驱动电压更小于是Vgs1等于Vth加一个较小的VovVgs2等于Vth加一个较大的Vov。两者相减Vth被消掉剩下的过驱动电压差落在电阻上就得到了电流I ΔVgs / R。这个电流的表达式里不含有VDD所以电源电压怎么变电流基本不动。这就是“与电源无关的偏置”的常见实现方式。这个结构的另一个特点是存在一个零电流的简并点上电时电路可能稳定在全部管子关断的状态所以必须配启动电路这个坑我后面专门开辟一章讲。实际设计时有个反直觉的点电阻R越大电流反而越小。因为尺寸比K决定了过驱动电压差这个差值基本固定I等于一个固定的ΔVgs除以R所以R大了电流就小。设计顺序应该是先定尺寸比K算出ΔVgs再根据目标电流选电阻。举个例子K取4时Vov差大约是单个管子Vov的一半左右如果你希望I10μA而ΔVgs算出来是100mVR就选10kΩ。2.3 带隙基准1.2V背后的正负温系数博弈如果整个系统需要的是一个稳定的参考电压而不仅仅是电流那就要上带隙基准了。带隙基准的原理是温度系数对消双极晶体管的Vbe有大约-2mV/°C的负温度系数而两个不同电流密度下的ΔVbe有正温度系数。把ΔVbe放大一定倍数再加回Vbe温度一阶项就消掉了输出稳定在硅的带隙电压附近大约1.2V到1.3V。这个1.2V不是拍脑袋定的而是物理决定的。Vbe约0.7VVbe放大后的ΔVbe约等于1.2V。这也是为什么你看到大部分CMOS工艺里的带隙基准输出都在1.2V上下——除非有人做了分数带隙或者低电压版本。CMOS工艺本身没有BJT通常用寄生的纵向PNP管来实现。PNP管的集电极就是衬底所以版图里要放在N阱里隔离。如果项目功耗预算极低也有人用工作在亚阈值区的MOS管来产生ΔVgs代替ΔVbe温度特性略差但匹配性需要靠版图弥补。带隙基准的性能指标里电源抑制比PSRR是很关键的一项。要让基准输出电压不被电源纹波污染通常要在带隙核心前面加预调节电路或者用共源共栅电流镜把来自电源的干扰挡在门外。我见过的设计里PSRR做到60dB以上才能在高精度ADC里当参考电压用。3. 启动电路为什么明明是“基准”却有两个稳定点3.1 简并点问题上电后电路可能停在零电流态自偏置结构有个数学上的“额外解”所有管子电流为0电路依然满足基尔霍夫定律。你从0V开始慢慢扫描VDD会发现电流一直停在0直到某个瞬间被噪声或者外部扰动踢到正常工作点。不是每个芯片都能被幸运地踢一脚于是就会有芯片上电后整个模块“死掉”静态功耗几乎为零看起来像是没上电一样。用台球来类比台球桌上有个凹槽正常的稳定点是最低点旁边还有个小坑球一旦掉进小坑里就出不来了。偏置电路的简并点就是那个小坑。最坑人的是静态仿真看不到这个问题。你用直流工作点分析仿真器会自己找到其中一个解如果恰好找到零电流解你还会以为是电路没接对。所以验证启动电路必须做瞬态仿真而且要模拟真实的斜坡上电。3.2 三类常用启动电路的原理对比启动电路的使命是上电初期打破零电流态把电路推向正常工作点电路正常以后它自己最好功成身退别再消耗功耗。按这个标准市面上常见的启动方案有三类。启动方案工作原理优点缺点适用场景电阻直拉型用电阻从电源拉一个小电流直接注入偏置主支路结构最简单可靠性高稳态下存在直流通路持续耗电电流预算宽裕、不在意功耗脉冲耦合型上电瞬间电容耦合产生短暂脉冲开启启动管稳态无直流通路功耗低上电斜率太慢时脉冲幅度不足低功耗、上电时间可控检测反馈型检测主支路电流超过阈值后切断启动路径功耗与启动可靠性均衡需要额外比较器或电流检测结构大多数中高性能场景电阻直拉型我劝大家在大电流场合慎用。曾经有个项目启动电阻直接跨接在主偏置支路上结果那一路一直吃着我预算里20%的电流发热问题倒还好关键是电池续航硬生生少了一截。脉冲耦合型要仔细看仿真波形如果系统上电斜率极慢耦合电容两端的电压变化率跟不上启动管可能根本没来得及完全开启芯片就进入了死锁状态。检测反馈型最稳妥代价是面积和设计复杂度。3.3 启动电路设计里容易忽略的时序与功耗问题我自己在启动电路上栽过一个非常典型的跟头。那颗芯片集成了三个偏置模块分别给模拟域和数字域供电。流片回来一测静态功耗比仿真预期大了近一倍。查了很久最后发现是数字域那个启动电路里的启动管在稳态下没有完全关断栅源电压还剩200mV低温下漏电不显眼温度一高到85°C就原形毕露。排查过程实际上很简单在仿真里做慢斜坡上电然后把稳态工作点打出来看启动管到底工作在哪个区。我犯的错误就是偷懒只做了快斜坡上电验证上电瞬间启动管确实导通了但我没检查它在稳态下是否彻底截止。现在我的设计流程里加了一条硬规矩任何带启动电路的模块必须做四角加温度慢斜坡仿真而且稳态下逐管检查工作区。启动管在稳态下最好的状态是截止区其次是亚阈值区但漏电小到可以忽略。如果发现某个管子Vgs还有一两百毫伏赶紧改尺寸或者加源极电阻把它压下去。4. 偏置接入模块运放、LDO与振荡器的电流预算4.1 运放尾电流与gm的换算从指标反推偏置把偏置电路设计好之后怎么接到各个模块里去也有不少门道。以最常见的五管OTA为例尾电流的大小决定了输入对管的跨导gm。gm又决定了增益Av约等于gm乘以输出阻抗。具体数值说话输出阻抗1MΩ你要求增益60dBgm至少要1.6μS而gm和尾电流的关系是gm正比于尾电流的平方根。再考虑摆率约束摆率等于尾电流除以补偿电容如果Cc是2pF要5V/μs的摆率尾电流至少10μA。所以尾电流的设计不是拍脑袋定的是先列指标再从增益和摆率两条路反推最后取更大的那个。接偏置的时候还要注意镜像比例。主基准电流一般是全局的各模块通过电流镜按比例复制。这里有个容易踩的坑复制比例过大镜像管的W/L就很大版图面积和寄生电容都会上来复制比例过小主基准管和镜像管的Vgs失配又会影响精度。我一般控制在1:1到1:10之间更大比例就分两级镜像。4.2 LDO里的偏置分配参考、放大与稳压LDO是偏置电路应用最典型的场景因为一颗LDO芯片内部同时需要带隙基准、误差放大器、反馈分压网络和缓冲级。功耗预算怎么分我的经验值是这样在1μA级别的总预算里带隙基准占40%误差放大器占40%缓冲级和分压网络占20%。基准是精度之源不能省放大器要提供足够增益也不能太抠缓冲级如果驱动电流不大可以压缩。反馈分压这里有个容易被忽略的细节分压电阻上的电流必须远大于误差放大器的输入偏置电流否则分压比会被放大器输入电流拉偏。比如VREF等于1.2V输出1.8V分压电阻选600kΩ和1.2MΩ串联流过电阻的电流只有1μA。这时候如果误差放大器输入偏置电流是0.5μA误差就非常可观。低功耗设计里要么选输入偏置在纳安级的放大器要么把分压电阻电流提上去但那样又增加静态功耗。这里要做个取舍。4.3 振荡器与锁相环对偏置噪声的特殊要求电流饥饿型环形振荡器对偏置电流的噪声极其敏感因为振荡频率几乎正比于偏置电流电流上的纹波会直接变成相位噪声。PLL里VCO的增益Kvco也随偏置电流变化偏置不稳环路带宽就不稳。所以给这类高频模块供电的偏置支路通常要在主基准和模块之间插一级RC低通滤波。片内多晶硅电阻可以做几十千欧MOS电容可以做几十皮法组合起来把截止频率压到几百千赫兹以下。虽然纹波能被滤掉很多但代价是偏置建立时间变长——每次上电或者切换模式偏置需要一段时间才能稳定下来。我自己的习惯是给每个敏感模块单独加一个去耦点而不是所有模块共用一个偏置节点。模拟模块要低噪声数字模块只要求大致稳定两者对偏置的要求完全不同。与其用一个强基准去满足所有人不如在分配时就分道扬镳。5. PVT调校温度、工艺角与版图匹配5.1 工艺角与温度对偏置电流的影响量级没有补偿的偏置电流在PVT变化下能偏多少我见过最夸张的情况是TT工艺角25°C下设计值10μAFF工艺角-40°C下跑到了22μASS工艺角125°C下只剩4μA。跨度超过5倍。根源在于阈值电压和迁移率的变化方向相反FF角阈值低电流增大温度升高迁移率下降电流减小。两个因素叠加最坏情况就是FF低温电流爆炸、SS高温电流枯竭。条件典型电流与设计值的偏差TT / 25°C10μA——FF / -40°C22μA120%SS / 125°C4μA-60%TT / -40°C14μA40%SS / -40°C8μA-20%这就是为什么芯片里不能靠“电源电压分压出一个偏置”走天下。必须要有负反馈机制把电流锚定或者用带隙基准把电压锚定再转换成电流。偏置电路的价值就是在这些极端条件下把电流变化压到可控范围。5.2 温度补偿与修调实战温度补偿的核心是用不同温度系数的电阻做比例运算。常见电阻类型里高阻多晶硅约-1000到-3000ppm/°C普通多晶硅约-500ppm/°C扩散电阻约1000ppm/°C。把它们串并联组合就能得到一阶近似零温漂的等效电阻。用这种电阻做自偏置里的R电流温漂就能被抵消一大截。一阶补偿之后还有残余二阶项所以高精度应用一般都要加修调电路。修调的本质是流片后根据实测值微调电阻比例。实现方式有几种激光修调精度高但成本高金属熔丝和OTP是更常见的选择。设计修调电路时先用四角仿真跑出所有corner下的电流偏差确定最大偏差范围再去定修调bit数和步进。一般步进取0.5%到1%6bit可以覆盖±32%的范围基本够用。修调电路本身也会带来附加开销比如控制逻辑、焊盘、测试时间。做消费类芯片时我曾经为了省面积砍掉两个trim bit结果量产良率掉了近两个点算下来省下的面积钱远不够赔良率损失。从那以后我对trim的态度是宁多勿少除非能明确证明工艺很稳。5.3 版图匹配电流镜失配才是精度的敌人电路结构再完美版图画得稀烂一样白搭。电流镜的匹配性主要受阈值电压失配影响而阈值失配和管子的面积密切相关面积越大失配越小。如果两个镜像管分别画在芯片两侧中间隔着几层走线那做出来的电流比例基本随缘。实用做法是单位管重复排列、加Dummy管、共质心交叉耦合。深N阱隔离可以把衬底噪声隔开但要注意别把阱接了错误的电位。有人做过估算匹配要求高的电流镜单管面积做到100μm²以上是正常的。面积要不要给取决于电流失配会带来多少系统误差。在ADC的电流源阵列里失配直接决定静态线性度该花的面积必须花在普通的偏置复制里几个百分点的失配无伤大雅就不必追求极致。流片回来如果发现一批芯片的偏置电流bin-to-bin差异很大先别急着怀疑电路和工艺先回头检查版图匹配。我在一个项目里排查过一种奇怪的现象同一个晶圆上边缘位置的芯片偏置电流普遍偏小。后来确认是版图里镜像管的摆放方向不一致栅极刻蚀的方向效应导致阈值电压系统性失配。把管子方向统一后问题就消失了。6. 实测排错偏置异常怎么一步步查6.1 一个真实案例上电电流翻倍问题出在启动电路芯片回到实验室上电量静态功耗。设计值1.2mW实测2.4mW整整翻了一倍。第一个反应十有八九是“某个模块短路了”但拿热像仪一照发热点在模拟域不是电源短路那种大电流发热更像是某个管子工作在异常状态下的耗电。第二步量片内LDO输出这个时候发现偏置电流比仿真偏大很多。回到仿真环境把启动管稳态工作点打出来一看Vgs有250mV实际上处在弱开启状态一直在漏电漏电电流在高温下被放大成了主要功耗来源。再查版图启动管用的是最小沟道长度短沟道器件的关断特性差亚阈值漏电本来就更严重。修复方案是启动管换长沟道同时源端加一个电阻把稳态漏电压到纳安级。这个案例的启示是偏置问题排查时仿真和实测要对照着来而且仿真里必须把“测量条件”重建出来——包括温度、电源电压、负载条件。很多时候实测对不上仿真不是电路不对而是你仿真的场景和实测场景不是一回事。6.2 偏置节点测量与仿真曲线的对照方法偏置节点通常阻抗很高直接拿示波器探头去点探头本身的1MΩ并联10到15pF电容就会改变节点状态。你量到的电压可能比实际低一截甚至会让电路工作点完全改变。所以设计芯片的时候就应该考虑测试接口。想要量某个偏置电压不要直接引出高阻节点加一个源极跟随器做buffer用低阻抗输出给测试焊盘这样探头的负载效应就不会干扰内部节点。想要量偏置电流最好的办法是设计成可切换模式正常工作时内部基准自己供测试模式下把基准断开从外部用电流源灌进去然后量关键节点的电压反过来推内部想要的电流值。还有一种方式叫四线测量就是开尔文连接一条线灌电流另一条线感应电压。虽然听起来是板级测量的方法在芯片测试里同样适用尤其是量片上电阻或金属走线的压降时非常有效。你和仿真曲线的对照一定要保证测量条件一致电源电压的纹波和噪声水平也要记录否则仿的是稳态测的是动态怎么都对不上。6.3 设计阶段就应该留好的测试接口排错排得多了我越来越重视设计阶段的测试接口。这里列几个我认为最值得花的面积每路主要偏置支路加一个可选开关的测试点默认关闭测试时打开输出电流或电压。参考电流设计成可以外部灌入/引出这样能判断问题是出在基准还是出在负载模块。模拟域和数字域尽量分开供电引脚各自单独测功耗能帮助快速定位功耗异常属于哪个域。预留trim接口用GPIO或测试模式控制至少保证流片回来后不改版也能补偿部分工艺偏差。这些接口加起来占的面积通常不超过芯片总面积的1%却能把调试时间从几周压缩到几天。个人经验是宁可在设计期多花半天留测试接口也不要在流片后花两周去割线飞线。割线飞线一是慢二是容易造成不可逆的损伤每一次都像是在心跳边缘试探。回看这几年做的芯片项目凡是偏置电路设计得上面这些点都考虑过的流片回来基本一次过凡是偷懒省了启动验证或者省了测试接口的最后几乎都要在实验室里付出加倍的时间来补课。偏置产生电路这个名字听起来朴实实际上它是整个芯片里最需要“细节洁癖”的模块之一。你可以在它身上省面积、省功耗但绝对不能省验证和测试接口。这几条是拿流片成本换回来的经验。